公开(公告)号：US5451548A

公开(公告)日：1995-09-19

申请号：US217296

申请日：1994-03-23

申请人： Neil E. J. Hunt ,  Matthias Passlack ,  Erdmann F. Schubert ,  George J. Zydzik

发明人： Neil E. J. Hunt ,  Matthias Passlack ,  Erdmann F. Schubert ,  George J. Zydzik

IPC分类号： C23C14/08 ,  H01L21/203 ,  H01L21/28 ,  H01L21/316 ,  H01L21/441 ,  H01L23/532 ,  H01S5/028 ,  H01L21/00 ,  H01L21/02 ,  H01L21/302 ,  H01L21/463

CPC分类号： C23C14/08 ,  H01L21/02175 ,  H01L21/02269 ,  H01L21/28264 ,  H01L21/31604 ,  H01L21/441 ,  H01L23/5329 ,  H01L2924/0002

摘要： Disclosed is a method of fabricating a stoichiometric gallium oxide (Ga.sub.2 O.sub.3) thin film with dielectric properties on at least a portion of a semiconducting, insulating or metallic substrate. The method comprises electron-beam evaporation of single crystal, high purity Gd.sub.3 Ga.sub.5 O.sub.12 complex compound combining relatively ionic oxide, such as Gd.sub.2 O.sub.3, with the more covalent oxide Ga.sub.2 O.sub.3 such as to deposit a uniform, homogeneous, dense Ga.sub.2 O.sub.3 thin film with dielectric properties on a variety of said substrates, the semiconducting substrates including III-V and II-VI compound semiconductors.

摘要翻译： 公开了一种在半导体，绝缘或金属基底的至少一部分上制造具有介电特性的化学计量的氧化镓（Ga 2 O 3）薄膜的方法。 该方法包括电子束蒸发单晶，高纯Gd3Ga5O12复合化合物，将相对离子氧化物（如Gd2O3）与较多共价氧化物Ga2O3结合，以沉积均匀，均匀致密的Ga2O3薄膜，具有介电性能 的所述衬底，所述半导体衬底包括III-V和II-VI化合物半导体。

公开(公告)号：US07935620B2

公开(公告)日：2011-05-03

申请号：US11950820

申请日：2007-12-05

申请人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

发明人： Bruce M. Green ,  Haldane S. Henry ,  Chun-Li Liu ,  Karen E. Moore ,  Matthias Passlack

IPC分类号： H01L21/28

CPC分类号： H01L21/28581 ,  H01L21/28587 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/475 ,  H01L29/7787

摘要： Methods and apparatus are described for semiconductor devices. A method comprises providing a partially completed semiconductor device including a substrate, a semiconductor on the substrate, and a passivation layer on the semiconductor, and using a first mask, locally etching the passivation layer to expose a portion of the semiconductor, and without removing the first mask, forming a Schottky contact of a first material on the exposed portion of the semiconductor, then removing the first mask, and using a further mask, forming a step-gate conductor of a second material electrically coupled to the Schottky contact and overlying parts of the passivation layer adjacent to the Schottky contact. By minimizing the process steps between opening the Schottky contact window in the passivation layer and forming the Schottky contact material in this window, the gate leakage of a resulting field effect device having a Schottky gate may be substantially reduced.

摘要翻译： 半导体器件描述了方法和装置。 一种方法包括提供部分完成的半导体器件，其包括衬底，衬底上的半导体和半导体上的钝化层，并且使用第一掩模，局部蚀刻钝化层以暴露半导体的一部分，并且不移除 第一掩模，在半导体的暴露部分上形成第一材料的肖特基接触，然后去除第一掩模，并且使用另外的掩模，形成电耦合到肖特基接触和上覆部分的第二材料的阶梯栅导体 的钝化层与肖特基接触相邻。 通过最小化打开钝化层中的肖特基接触窗口并在该窗口中形成肖特基接触材料之间的工艺步骤，可以显着减少所得到的具有肖特基栅极的场效应器件的栅极泄漏。

公开(公告)号：US07692224B2

公开(公告)日：2010-04-06

申请号：US11864274

申请日：2007-09-28

申请人： Ravindranath Droopad ,  Matthias Passlack

发明人： Ravindranath Droopad ,  Matthias Passlack

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/28264 ,  H01L29/517

摘要： A method of forming a portion (10) of a compound semiconductor MOSFET structure comprises forming a compound semiconductor layer structure (14) and an oxide layer (20) overlying the same. Forming the compound semiconductor structure (14) includes forming at least one channel material (16) and a group-III rich surface termination layer (18) overlying the at least one channel material. Forming the oxide layer (20) includes forming the oxide layer to overlie the group-III rich surface termination layer and comprises one of (a) depositing essentially congruently evaporating oxide of at least one of (a(i)) a ternary oxide and (a(ii)) an oxide more complex than a ternary oxide and (b) depositing oxide molecules, with use of at least one of (b(i)) a ternary oxide and (b(ii)) an oxide more complex than a ternary oxide.

摘要翻译： 形成化合物半导体MOSFET结构的部分（10）的方法包括：形成化合物半导体层结构（14）和覆盖其上的氧化物层（20）。 形成化合物半导体结构（14）包括形成至少一个沟道材料（16）和覆盖至少一个沟道材料的III族富集表面终止层（18）。 形成氧化物层（20）包括形成氧化物层以覆盖III族富集表面终止层，并且包括（a）基本上一致地沉积（a（i））三元氧化物和（ （ii））比三元氧化物更复杂的氧化物和（b）使用（b（i））三元氧化物和（b（ii））中的至少一种沉积氧化物分子，其比 三元氧化物。

公开(公告)号：US20100025729A1

公开(公告)日：2010-02-04

申请号：US12182349

申请日：2008-07-30

申请人： Jonathan K. Abrokwah ,  Ravindranath Droopad ,  Matthias Passlack

发明人： Jonathan K. Abrokwah ,  Ravindranath Droopad ,  Matthias Passlack

IPC分类号： H01L29/778 ,  H01L21/336

CPC分类号： H01L29/7783 ,  H01L23/3192 ,  H01L29/207 ,  H01L29/513 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/13091 ,  H01L2924/00

摘要： An improved insulated gate field effect device (60) is obtained by providing a substrate (20) desirably comprising a III-V semiconductor, having a further semiconductor layer (22) on the substrate (20) adapted to contain the channel (230) of the device (60) between spaced apart source-drain electrodes (421, 422) formed on the semiconductor layer (22). A dielectric layer (24) is formed on the semiconductor layer (22). A sealing layer (28) is formed on the dielectric layer (24) and exposed to an oxygen plasma (36). A gate electrode (482) is formed on the dielectric layer (24) between the source-drain electrodes (421, 422). The dielectric layer (24) preferably comprises gallium-oxide (25) and/or gadolinium-gallium oxide (26, 27), and the oxygen plasma (36) is preferably an inductively coupled plasma. A further sealing layer (44) of, for example, silicon nitride is desirably provided above the sealing layer (28). Surface states and gate dielectric traps that otherwise adversely affect leakage and channel sheet resistance are much reduced.

摘要翻译： 通过提供期望地包括III-V半导体的衬底（20）来获得改进的绝缘栅场效应器件（60），所述衬底（20）在所述衬底（20）上具有另外的半导体层（22），所述半导体层适于容纳所述沟道（230） 所述器件（60）形成在所述半导体层（22）上形成的间隔开的源 - 漏电极（421,422）之间。 在半导体层（22）上形成介电层（24）。 密封层（28）形成在电介质层（24）上并暴露于氧等离子体（36）。 在源漏电极（421,422）之间的电介质层（24）上形成栅电极（482）。 电介质层（24）优选包含氧化镓（25）和/或氧化钆 - 氧化镓（26,27），氧等离子体（36）优选为电感耦合等离子体。 期望地在密封层（28）的上方设置例如氮化硅的另外的密封层（44）。 否则对泄漏和通道薄层电阻有不利影响的表面状态和栅极电介质阱将大大减少。

公开(公告)号：US20080102607A1

公开(公告)日：2008-05-01

申请号：US11554859

申请日：2006-10-31

申请人： Matthias Passlack ,  Ravindranath Droopad ,  Karthik Rajagopalan

发明人： Matthias Passlack ,  Ravindranath Droopad ,  Karthik Rajagopalan

IPC分类号： H01L21/20

CPC分类号： H01L29/66924 ,  H01L29/2003

摘要： A method of forming a III-V compound semiconductor structure (10) comprises providing a III-V compound semiconductor substrate including a semi-insulating substrate (12) having at least one epitaxial layer formed thereon and further having a gate insulator (14) overlying the at least one epitaxial layer. The at least one epitaxial layer formed on the semi-insulating substrate comprises an epi-structure suitable for use in the formation of a channel of a III-V compound semiconductor MOSFET device, wherein the channel (30) having a first polarity. The method further comprises forming a charge layer (22) at a surface of the gate insulator, the charge layer having a second polarity, wherein the second polarity is opposite to the first polarity.

摘要翻译： 一种形成III-V族化合物半导体结构（10）的方法包括：提供一种III-V族化合物半导体衬底，该III-V族化合物半导体衬底包括半导体衬底（12），该半绝缘衬底具有形成在其上的至少一个外延层，并且还具有覆盖 所述至少一个外延层。 形成在半绝缘衬底上的至少一个外延层包括适于用于形成III-V族化合物半导体MOSFET器件的沟道的外延结构，其中，具有第一极性的沟道（30）。 该方法还包括在栅极绝缘体的表面形成电荷层（22），电荷层具有第二极性，其中第二极性与第一极性相反。

公开(公告)号：US07276456B2

公开(公告)日：2007-10-02

申请号：US11136845

申请日：2005-05-25

申请人： Matthias Passlack ,  Nicholas William Medendorp, Jr.

发明人： Matthias Passlack ,  Nicholas William Medendorp, Jr.

IPC分类号： H01L21/31

CPC分类号： H01L29/513 ,  C23C14/08 ,  C30B23/02 ,  C30B29/16 ,  H01L21/02112 ,  H01L21/02192 ,  H01L21/022 ,  H01L21/02269 ,  H01L21/28194 ,  H01L21/28264 ,  H01L21/31604 ,  H01L21/31666 ,  H01L29/4232 ,  H01L29/511 ,  H01L29/517

摘要： A compound semiconductor structure is provided, which includes a GaAs-based supporting semiconductor structure having a surface on which a dielectric material is to be formed. A first layer of gallium oxide is located on the surface of the supporting semiconductor structure to form an interface therewith. A second layer of a Ga—Gd oxide is disposed on the first layer. The GaAs-based supporting semiconductor structure may be a GaAs-based heterostructure such as an at least partially completed semiconductor device (e.g., a metal-oxide field effect transistor, a heterojunction bipolar transistor, or a semiconductor laser). In this manner a dielectric layer structure is provided which has both a low defect density at the oxide-GaAs interface and a low oxide leakage current density because the dielectric structure is formed from a layer of Ga2O3 followed by a layer of Ga—Gd-oxide. The Ga2O3 layer is used to form a high quality interface with the GaAs-based supporting semiconductor structure while the Ga—Gd-oxide provides a low oxide leakage current density.

摘要翻译： 提供了一种化合物半导体结构，其包括具有其上将要形成介电材料的表面的GaAs基支撑半导体结构。 第一层氧化镓位于支撑半导体结构的表面上以与其形成界面。 在第一层上设置第二层Ga-Gd氧化物。 GaAs基支撑半导体结构可以是诸如至少部分完成的半导体器件（例如，金属氧化物场效应晶体管，异质结双极晶体管或半导体激光器）的基于GaAs的异质结构。 以这种方式，提供了在氧化物 - GaAs界面处具有低缺陷密度和低氧化物漏电流密度的电介质层结构，因为电介质结构由Ga 2 O 2层形成， 然后是一层Ga-Gd氧化物。 Ga 2 O 3层用于与GaAs基支持半导体结构形成高质量的界面，而Ga-Gd氧化物提供低的氧化物漏电流密度 。

公开(公告)号：US20070148879A1

公开(公告)日：2007-06-28

申请号：US11315732

申请日：2005-12-22

申请人： Matthias Passlack ,  Ravindranath Droopad

发明人： Matthias Passlack ,  Ravindranath Droopad

IPC分类号： H01L21/336

CPC分类号： H01L29/4966 ,  H01L21/28264 ,  H01L29/66522

摘要： A method of forming a metal-insulator-compound semiconductor structure comprises providing an insulator layer overlying a compound semiconductor substrate, the insulator layer having a surface, and forming a metal layer on the surface of the insulator layer using metal organic chemical vapor deposition.

摘要翻译： 形成金属 - 绝缘体 - 化合物半导体结构的方法包括提供覆盖化合物半导体衬底的绝缘体层，所述绝缘体层具有表面，并且使用金属有机化学气相沉积在绝缘体层的表面上形成金属层。

公开(公告)号：US20070082505A1

公开(公告)日：2007-04-12

申请号：US11248923

申请日：2005-10-11

申请人： Jonathan Abrokwah ,  Ravindranath Droopad ,  Matthias Passlack

发明人： Jonathan Abrokwah ,  Ravindranath Droopad ,  Matthias Passlack

IPC分类号： H01L21/31

CPC分类号： H01L21/02271 ,  C23C16/40 ,  H01L21/02194 ,  H01L21/28264 ,  H01L21/31604 ,  H01L29/517

摘要： A method of forming an electrically insulating layer (130) on a compound semiconductor (110) comprises: providing a compound semiconductor structure; preparing an upper surface (111) of the compound semiconductor structure to be chemically clean; forming a template (120) on the compound semiconductor structure using a first precursor in a metalorganic chemical vapor deposition (MOCVD) system or a chemical beam epitaxy (CBE) system; and introducing oxygen and a second precursor to the MOCVD system in order to form the electrically insulating layer.

摘要翻译： 在化合物半导体（110）上形成电绝缘层（130）的方法包括：提供化合物半导体结构; 制备待化学清洁的化合物半导体结构的上表面（111）; 在金属有机化学气相沉积（MOCVD）系统或化学束外延（CBE）系统中使用第一前体在化合物半导体结构上形成模板（120）; 并向MOCVD系统引入氧气和第二前体以形成电绝缘层。

公开(公告)号：US20070069240A1

公开(公告)日：2007-03-29

申请号：US11236185

申请日：2005-09-27

申请人： Matthias Passlack

发明人： Matthias Passlack

IPC分类号： H01L29/78

CPC分类号： H01L29/66522 ,  H01L21/7605 ,  H01L29/41775 ,  H01L29/7725

摘要： A III-V based, implant free MOS heterostructure field-effect transistor device comprises a gate insulator layer overlying a compound semiconductor substrate; ohmic contacts coupled to the compound semiconductor substrate proximate opposite sides of an active device region defined within the compound semiconductor substrate; and a gate metal contact electrode formed on the gate insulator layer in a region between the ohmic contacts. The ohmic contacts have portions thereof that overlap with portions of the gate insulator layer within the active device region. The overlapping portions ensure avoidance of an undesirable gap formation between an edge of the ohmic contact and a corresponding edge of the gate insulator layer.

摘要翻译： 一种基于III-V的无植入物的MOS异质结场场效应晶体管器件包括覆盖在化合物半导体衬底上的栅极绝缘体层; 耦合到化合物半导体衬底的欧姆接触靠近在化合物半导体衬底内限定的有源器件区域的相对侧; 以及栅极金属接触电极，形成在欧姆接触之间的区域中的栅极绝缘体层上。 欧姆接触件具有与有源器件区域内的栅极绝缘体层的部分重叠的部分。 重叠部分确保避免在欧姆接触的边缘和栅极绝缘体层的相应边缘之间形成不期望的间隙。

公开(公告)号：US06963090B2

公开(公告)日：2005-11-08

申请号：US10339379

申请日：2003-01-09

申请人： Matthias Passlack ,  Olin L. Hartin ,  Marcus Ray ,  Nicholas Medendorp

发明人： Matthias Passlack ,  Olin L. Hartin ,  Marcus Ray ,  Nicholas Medendorp

IPC分类号： H01L21/336 ,  H01L31/072

CPC分类号： H01L29/402 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66522 ,  H01L29/7784 ,  H01L29/7785

摘要： An implant-free enhancement mode metal-oxide semiconductor field effect transistor (EMOSFET) is provided. The EMOSFET has a III-V compound semiconductor substrate and an epitaxial layer structure overlying the III-V compound semiconductor substrate. The epitaxial material layer has a channel layer and at least one doped layer. A gate oxide layer overlies the epitaxial layer structure. The EMOSFET further includes a metal gate electrode overlying the gate oxide layer and source and drain ohmic contacts overlying the epitaxial layer structure.

摘要翻译： 提供无植入物的增强型金属氧化物半导体场效应晶体管（EMOSFET）。 EMOSFET具有III-V族化合物半导体衬底和覆盖III-V族化合物半导体衬底的外延层结构。 外延材料层具有沟道层和至少一个掺杂层。 栅极氧化层覆盖在外延层结构上。 EMOSFET还包括覆盖栅极氧化物层的金属栅极电极和覆盖外延层结构的源极和漏极欧姆触点。