公开(公告)号：US20070163489A1

公开(公告)日：2007-07-19

申请号：US11652619

申请日：2007-01-12

申请人： Yong-Hoon Son ,  Jong-Wook Lee

发明人： Yong-Hoon Son ,  Jong-Wook Lee

IPC分类号： C30B25/00 ,  C30B23/00 ,  C30B28/12

CPC分类号： C30B23/04 ,  C30B11/14 ,  C30B25/04

摘要： A method of forming a layer, including forming an insulation layer having an opening on a single crystalline substrate, the opening partially exposing an upper face of the substrate, forming a first seed layer in the opening, converting an upper portion of the first seed layer to a first amorphous layer, converting the first amorphous layer to a second seed layer, forming a second amorphous layer on the second seed layer, and converting the second amorphous layer to a single crystalline layer.

摘要翻译： 一种形成层的方法，包括在单晶衬底上形成具有开口的绝缘层，所述开口部分地暴露所述衬底的上表面，在所述开口中形成第一种子层，将所述第一种子层的上部 将第一非晶层转化为第二晶种层，在第二晶种层上形成第二非晶层，并将第二非晶层转化为单晶层。

公开(公告)号：US20070123062A1

公开(公告)日：2007-05-31

申请号：US11605092

申请日：2006-11-28

申请人： Sung-Kwan Kang ,  Jong-Wook Lee ,  Yong-Hoon Son ,  Yu-Gyun Shin ,  Jun-Ho Lee

发明人： Sung-Kwan Kang ,  Jong-Wook Lee ,  Yong-Hoon Son ,  Yu-Gyun Shin ,  Jun-Ho Lee

IPC分类号： H01L21/336 ,  H01L29/76 ,  H01L21/00

CPC分类号： H01L29/66795 ,  H01L29/7851

摘要： In a semiconductor device and a method of manufacturing the semiconductor device, a plug and a channel structure are formed. The plug fills an opening and the channel structure extends upwardly from the plug. The channel structure has a substantially vertical sidewall. The opening is formed through an insulation structure located on a substrate. The plug and the channel structure comprise a material in a single crystalline state that is changed from an amorphous state by an irradiation of a laser beam. The channel structure is doped with impurities such as boron, phosphorus or arsenic.

摘要翻译： 在半导体器件和半导体器件的制造方法中，形成插头和沟道结构。 塞子填充开口并且通道结构从插头向上延伸。 通道结构具有基本垂直的侧壁。 开口通过位于基板上的绝缘结构形成。 塞子和通道结构包括通过激光束的照射从非晶状态改变的单晶状态的材料。 通道结构掺杂有杂质如硼，磷或砷。

公开(公告)号：US20060292880A1

公开(公告)日：2006-12-28

申请号：US11447436

申请日：2006-06-06

申请人： Yong-Hoon Son ,  Yu-Gyun Shin ,  Jong-Wook Lee

发明人： Yong-Hoon Son ,  Yu-Gyun Shin ,  Jong-Wook Lee

IPC分类号： H02N6/00 ,  H01L21/302

CPC分类号： H01L29/1054 ,  H01L21/02532 ,  H01L21/02675 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/16

摘要： A method of fabricating a transistor device includes forming a non-crystalline germanium layer on a seed layer. The non-crystalline germanium layer is selectively locally heated to about a melting point thereof to form a single-crystalline germanium layer on the seed layer. The non-crystalline germanium layer may be selectively locally heated, for example, by applying a laser to a portion of the non-crystalline germanium layer. Related devices are also discussed.

摘要翻译： 制造晶体管器件的方法包括在种子层上形成非结晶锗层。 选择性地将非结晶锗层局部加热至其熔点，以在籽晶层上形成单晶锗层。 可以例如通过对非晶锗层的一部分施加激光来选择性地局部加热非晶锗层。 还讨论了相关设备。

公开(公告)号：US08455316B2

公开(公告)日：2013-06-04

申请号：US13325189

申请日：2011-12-14

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

IPC分类号： H01L21/8242 ,  H01L27/108

CPC分类号： H01L27/10852 ,  B82Y10/00 ,  H01L21/823487 ,  H01L27/10876 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

摘要： A vertical semiconductor device, a DRAM device, and associated methods, the vertical semiconductor device including single crystalline active bodies vertically disposed on an upper surface of a single crystalline substrate, each of the single crystalline active bodies having a first active portion on the substrate and a second active portion on the first active portion, and the first active portion having a first width smaller than a second width of the second active portion, a gate insulating layer on a sidewall of the first active portion and the upper surface of the substrate, a gate electrode on the gate insulating layer, the gate electrode having a linear shape surrounding the active bodies, a first impurity region in the upper surface of the substrate under the active bodies, and a second impurity region in the second active portion.

摘要翻译： 垂直半导体器件，DRAM器件和相关方法，垂直半导体器件包括垂直设置在单晶衬底的上表面上的单晶有源体，每个单晶有源体在衬底上具有第一有源部分， 所述第一有源部分的第二有源部分和所述第一有源部分具有小于所述第二有源部分的第二宽度的第一宽度，所述第一有源部分的侧壁和所述衬底的上表面上的栅极绝缘层， 所述栅电极在所述栅极绝缘层上，所述栅电极具有围绕所述有源体的直线形状，所述基板的所述有源体下方的上表面中的第一杂质区域和所述第二有源部分中的第二杂质区域。

公开(公告)号：US20110211399A1

公开(公告)日：2011-09-01

申请号：US13102187

申请日：2011-05-06

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

IPC分类号： G11C7/00 ,  H01L21/336 ,  H01L21/8242

CPC分类号： H01L29/7827 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10876 ,  H01L29/66666 ,  H01L29/7841

摘要： In a vertical-type semiconductor device, a method of manufacturing the same and a method of operating the same, the vertical-type semiconductor device includes a single-crystalline semiconductor pattern having a pillar shape provided on a substrate, a gate surrounding sidewalls of the single-crystalline semiconductor pattern and having an upper surface lower than an upper surface of the single-crystalline semiconductor pattern, a mask pattern formed on the upper surface of the gate, the mask pattern having an upper surface coplanar with the upper surface of the single-crystalline semiconductor pattern, a first impurity region in the substrate under the single-crystalline semiconductor pattern, and a second impurity region under the upper surface of the single-crystalline semiconductor pattern. The vertical-type pillar transistor formed in the single-crystalline semiconductor pattern may provide excellent electrical properties. The mask pattern is not provided on the upper surface of the single-crystalline semiconductor pattern in the second impurity region, to thereby reduce failures of processes.

摘要翻译： 在垂直型半导体器件中，其制造方法及其操作方法，垂直型半导体器件包括：具有设置在基板上的柱状的单晶半导体图案， 单晶半导体图案，并且具有比单晶半导体图案的上表面低的上表面，形成在栅极的上表面上的掩模图案，所述掩模图案具有与单个半导体图案的上表面共面的上表面 晶体半导体图案，在单晶半导体图案下的衬底中的第一杂质区域和在单晶半导体图案的上表面下方的第二杂质区域。 形成在单晶半导体图案中的垂直型立柱晶体可以提供优异的电性能。 在第二杂质区域中的单晶半导体图案的上表面上没有设置掩模图案，从而减少处理的失败。

公开(公告)号：US20110039381A1

公开(公告)日：2011-02-17

申请号：US12831577

申请日：2010-07-07

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jong-Hyuk Kang

IPC分类号： H01L21/336

CPC分类号： H01L29/7841 ,  H01L21/823431 ,  H01L21/823487 ,  H01L27/10802 ,  H01L27/10876 ,  H01L27/10894 ,  H01L27/24 ,  H01L29/42356 ,  H01L29/66272 ,  H01L29/66666 ,  H01L29/7827

摘要： A semiconductor device includes a trench isolation region provided on a substrate and defining first and second active regions separated from each other. A first semiconductor pillar protruding upward from the first active region is provided. A second semiconductor pillar protruding upward from the second active region is provided. A first gate mask extending to cross over the first and second active regions is provided. The first gate mask surrounds upper sidewalls of the first and second semiconductor pillars. A first gate line formed below the first gate mask, separated from the first and second active regions, and surrounding parts of sidewalls of the first and second semiconductor pillars is provided.

摘要翻译： 半导体器件包括设置在衬底上并限定彼此分离的第一和第二有源区的沟槽隔离区。 提供从第一有源区向上突出的第一半导体柱。 提供从第二有源区向上突出的第二半导体柱。 提供延伸到跨越第一和第二有源区域的第一栅极掩模。 第一栅极掩模围绕第一和第二半导体柱的上侧壁。 提供了形成在第一栅极掩模下方的与第一和第二有源区分离的第一栅极线以及第一和第二半导体柱的侧壁的周围部分。

公开(公告)号：US20090321816A1

公开(公告)日：2009-12-31

申请号：US12459148

申请日：2009-06-26

申请人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jun Seo ,  Jong-Hyuk Kang

发明人： Yong-Hoon Son ,  Jong-Wook Lee ,  Jun Seo ,  Jong-Hyuk Kang

IPC分类号： H01L29/792 ,  H01L27/088

CPC分类号： H01L27/11551 ,  H01L27/11556

摘要： In a vertical-type non-volatile memory device, first and second single-crystalline semiconductor pillars are arranged to face each other on a substrate. Each of the first and second single-crystalline semiconductor pillars has a rectangular parallelepiped shape with first, second, third and fourth sidewalls. A first tunnel oxide layer, a first charge storage layer and a first blocking dielectric layer are sequentially stacked on the entire surface of the first sidewall of the first single-crystalline semiconductor pillar. A second tunnel oxide layer, a second charge storage layer and a second blocking dielectric layer are sequentially stacked on the entire surface of the first sidewall of the second single-crystalline semiconductor pillar. A word line makes contact with surfaces of both the first and second blocking dielectric layers. The word line is used in common for the first and second single-crystalline semiconductor pillars.

摘要翻译： 在垂直型非易失性存储器件中，第一和第二单晶半导体柱被布置成在衬底上彼此面对。 第一和第二单晶半导体柱中的每一个具有与第一，第二，第三和第四侧壁的长方体形状。 第一隧道氧化物层，第一电荷存储层和第一阻挡介电层依次层叠在第一单晶半导体柱的第一侧壁的整个表面上。 第二隧道氧化物层，第二电荷存储层和第二阻挡电介质层依次层叠在第二单晶半导体柱的第一侧壁的整个表面上。 字线与第一和第二阻挡电介质层的表面接触。 字线用于第一和第二单晶半导体柱。

公开(公告)号：US07560319B2

公开(公告)日：2009-07-14

申请号：US11730262

申请日：2007-03-30

申请人： Sung-Kwan Kang ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Yong-Hoon Son

发明人： Sung-Kwan Kang ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Yong-Hoon Son

IPC分类号： H01L21/84

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L21/84

摘要： A method of fabricating a semiconductor device includes forming an insulation layer structure on a single-crystalline silicon substrate, forming a first insulation layer structure pattern comprising a first opening by etching a portion of the insulation layer structure, filling the first opening with a non-single-crystalline silicon layer, and forming a single-crystalline silicon pattern by irradiating a first laser beam onto the non-single-crystalline silicon layer. The method also includes forming a second insulation layer structure pattern comprising a second opening by etching a portion of the first insulation layer structure, filling the second opening with a non-single-crystalline silicon-germanium layer, and forming a single-crystalline silicon-germanium pattern by irradiating a second laser beam onto the non-single-crystalline silicon-germanium layer.

摘要翻译： 一种制造半导体器件的方法包括在单晶硅衬底上形成绝缘层结构，通过蚀刻绝缘层结构的一部分形成包括第一开口的第一绝缘层结构图案， 单晶硅层，并且通过将第一激光束照射到非单晶硅层上而形成单晶硅图案。 该方法还包括通过蚀刻第一绝缘层结构的一部分来形成包括第二开口的第二绝缘层结构图案，用非单晶硅锗层填充第二开口，以及形成单晶硅 - 锗图案，通过将第二激光束照射到非单晶硅 - 锗层上。

公开(公告)号：US20080248628A1

公开(公告)日：2008-10-09

申请号：US12056500

申请日：2008-03-27

申请人： Yong-Hoon Son ,  Si-Young Choi ,  Jong-Wook Lee

发明人： Yong-Hoon Son ,  Si-Young Choi ,  Jong-Wook Lee

IPC分类号： H01L21/3205

CPC分类号： H01L21/762 ,  H01L27/11521 ,  H01L29/66795

摘要： Methods of forming integrated circuit devices include forming an electrically insulating layer having a semiconductor fin structure extending therethrough. This semiconductor fin structure may include at least one amorphous and/or polycrystalline semiconductor region therein. The at least one amorphous and/or polycrystalline semiconductor region within the semiconductor fin structure is then converted into a single crystalline semiconductor region. This semiconductor fin structure is then used as an active region of a semiconductor device.

摘要翻译： 形成集成电路器件的方法包括形成具有延伸穿过其中的半导体鳍片结构的电绝缘层。 该半导体鳍结构可以包括其中的至少一个非晶和/或多晶半导体区域。 然后将半导体鳍结构内的至少一个非晶和/或多晶半导体区域转换为单晶半导体区域。 然后将该半导体鳍结构用作半导体器件的有源区。

公开(公告)号：US20080217689A1

公开(公告)日：2008-09-11

申请号：US12040024

申请日：2008-02-29

申请人： Yong-Hoon Son ,  Hye-Ran Choi ,  Jong-Wook Lee

发明人： Yong-Hoon Son ,  Hye-Ran Choi ,  Jong-Wook Lee

IPC分类号： H01L27/04 ,  H01L21/336

CPC分类号： H01L21/823481 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823437

摘要： Semiconductor devices are provided including gate patterns on a substrate and isolation regions on the substrate. Insulating patterns are provided in the substrate below the gate patterns. Source/drain regions are provided in the substrate. Related methods of fabricating semiconductor devices are also provided.

摘要翻译： 提供半导体器件，其包括衬底上的栅极图案和衬底上的隔离区域。 在栅极图案下面的衬底中提供绝缘图案。 源极/漏极区域设置在衬底中。 还提供了制造半导体器件的相关方法。