公开(公告)号：US20060098862A1

公开(公告)日：2006-05-11

申请号：US10904434

申请日：2004-11-10

申请人： James Demarest ,  Kaushik Chanda ,  Derren Dunn ,  Yun-Yu Wang

发明人： James Demarest ,  Kaushik Chanda ,  Derren Dunn ,  Yun-Yu Wang

IPC分类号： G06K9/00

CPC分类号： G01N21/9501

摘要： Fail sites in a semiconductor are isolated through a difference image of a fail area and a healthy area. The fail area comprises an image of a semiconductor with a fail. The healthy area comprises an image of a semiconductor absent the fail or, in other words, an image of a semiconductor with healthy structure. Instructions cause a variation in the intensities of the difference image to appear at the fail site.

摘要翻译： 通过故障区域和健康区域的差异图像隔离半导体中的故障点。 故障区域包括具有故障的半导体的图像。 健康区域包括没有失败的半导体图像，换句话说，包括具有健康结构的半导体的图像。 说明会导致差异图像强度的变化出现在故障现场。

公开(公告)号：US08610276B2

公开(公告)日：2013-12-17

申请号：US13474916

申请日：2012-05-18

申请人： Chih-Chao Yang ,  Kaushik Chanda ,  Daniel C. Edelstein

发明人： Chih-Chao Yang ,  Kaushik Chanda ,  Daniel C. Edelstein

IPC分类号： H01L23/48

CPC分类号： H01L23/5329 ,  H01L21/76846 ,  H01L21/76849 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure is provided with a metal cap for back end of line (BEOL) interconnects that substantially eliminates electro-migration (EM) damage, a design structure and a method of manufacturing the IC. The structure includes a metal interconnect formed in a dielectric material and a metal cap selective to the metal interconnect. The metal cap includes RuX, where X is at Boron, Phosphorous or a combination of Boron and Phosphorous.

摘要翻译： 一种结构设置有用于后端线（BEOL）互连的金属盖，其基本上消除了电迁移（EM）损伤，设计结构和制造IC的方法。 该结构包括形成在电介质材料中的金属互连和对金属互连有选择性的金属帽。 金属盖包括RuX，其中X在硼，磷或硼和磷的组合。

公开(公告)号：US20110108992A1

公开(公告)日：2011-05-12

申请号：US12615354

申请日：2009-11-10

申请人： Kaushik Chanda ,  Cathryn J. Christiansen ,  Daniel C. Edelstein ,  Satyanarayana V. Nitta ,  Son V. Nguyen ,  Shom Ponoth ,  Hosadurga Shobha

发明人： Kaushik Chanda ,  Cathryn J. Christiansen ,  Daniel C. Edelstein ,  Satyanarayana V. Nitta ,  Son V. Nguyen ,  Shom Ponoth ,  Hosadurga Shobha

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L23/5222 ,  H01L21/7682 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A metal interconnect structure includes at least a pair of metal lines, a cavity therebetween, and a dielectric metal-diffusion barrier layer located on at least one portion of walls of the cavity. After formation of a cavity between the pair of metal lines, the dielectric metal-diffusion barrier layer is formed on the exposed surfaces of the cavity. A dielectric material layer is formed above the pair of metal lines to encapsulate the cavity. The dielectric metal-diffusion barrier layer prevents diffusion of metal and impurities from one metal line to another metal line and vice versa, thereby preventing electrical shorts between the pair of metal lines.

摘要翻译： 金属互连结构包括至少一对金属线，它们之间的腔，以及位于腔的至少一部分壁上的介电金属扩散阻挡层。 在一对金属线之间形成空腔之后，在空腔的暴露表面上形成介电金属扩散阻挡层。 在一对金属线之上形成介电材料层以封装空腔。 电介质金属扩散阻挡层防止金属和杂质从一个金属线扩散到另一个金属线，反之亦然，从而防止一对金属线之间的电短路。

公开(公告)号：US07749778B2

公开(公告)日：2010-07-06

申请号：US11619307

申请日：2007-01-03

申请人： Kaushik Chanda ,  Lawrence Clevenger ,  Timothy J. Dalton ,  Louis L. C. Hsu ,  Chih-Chao Yang

发明人： Kaushik Chanda ,  Lawrence Clevenger ,  Timothy J. Dalton ,  Louis L. C. Hsu ,  Chih-Chao Yang

IPC分类号： H01L21/66

CPC分类号： G01R31/2858 ,  H01L22/14 ,  H01L2924/0002 ,  Y10S438/927 ,  H01L2924/00

摘要： A method of monitoring and testing electro-migration and time dependent dielectric breakdown includes forming an addressable wiring test array, which includes a plurality or horizontally disposed metal wiring and a plurality of segmented, vertically disposed probing wiring, performing a single row continuity/resistance check to determine which row of said metal wiring is open, performing a full serpentine continuity/resistance check, and determining a position of short defects.

摘要翻译： 一种监测和测试电迁移和时间依赖介电击穿的方法包括形成可寻址布线测试阵列，其包括多个或水平布置的金属布线和多个分段垂直布置的探测布线，执行单行连续性/电阻检查 以确定所述金属布线的哪一行是打开的，执行完全蛇形连续性/电阻检查，以及确定短缺陷的位置。

公开(公告)号：US20100038783A1

公开(公告)日：2010-02-18

申请号：US12191522

申请日：2008-08-14

申请人： Chih-Chao Yang ,  Kaushik Chanda ,  Daniel C. Edelstein

发明人： Chih-Chao Yang ,  Kaushik Chanda ,  Daniel C. Edelstein

IPC分类号： H01L21/768 ,  H01L23/535 ,  G06F17/50

CPC分类号： H01L23/5329 ,  H01L21/76846 ,  H01L21/76849 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure is provided with a metal cap for back end of line (BEOL) interconnects that substantially eliminates electro-migration (EM) damage, a design structure and a method of manufacturing the IC. The structure includes a metal interconnect formed in a dielectric material and a metal cap selective to the metal interconnect. The metal cap includes RuX, where X is at Boron, Phosphorous or a combination of Boron and Phosphorous.

摘要翻译： 一种结构设置有用于后端线（BEOL）互连的金属盖，其基本上消除了电迁移（EM）损伤，设计结构和制造IC的方法。 该结构包括形成在电介质材料中的金属互连和对金属互连有选择性的金属帽。 金属盖包括RuX，其中X在硼，磷或硼和磷的组合。

公开(公告)号：US20080160656A1

公开(公告)日：2008-07-03

申请号：US11619307

申请日：2007-01-03

申请人： Kaushik Chanda ,  Lawrence Clevenger ,  Timothy J. Dalton ,  Louis L. C. Hsu ,  Chih-Chao Yang

发明人： Kaushik Chanda ,  Lawrence Clevenger ,  Timothy J. Dalton ,  Louis L. C. Hsu ,  Chih-Chao Yang

IPC分类号： H01L21/66 ,  G01R31/26

CPC分类号： G01R31/2858 ,  H01L22/14 ,  H01L2924/0002 ,  Y10S438/927 ,  H01L2924/00

摘要： A method of monitoring and testing electro-migration and time dependent dielectric breakdown includes forming an addressable wiring test array, which includes a plurality or horizontally disposed metal wiring and a plurality of segmented, vertically disposed probing wiring, performing a single row continuity/resistance check to determine which row of said metal wiring is open, performing a full serpentine continuity/resistance check, and determining a position of short defects.

摘要翻译： 一种监测和测试电迁移和时间依赖介电击穿的方法包括形成可寻址布线测试阵列，其包括多个或水平布置的金属布线和多个分段垂直布置的探测布线，执行单行连续性/电阻检查 以确定所述金属布线的哪一行是打开的，执行完全蛇形连续性/电阻检查，以及确定短缺陷的位置。

公开(公告)号：US20080030298A1

公开(公告)日：2008-02-07

申请号：US11869218

申请日：2007-10-09

申请人： Chih-Chao Yang ,  Kaushik Chanda ,  Shyng-Tsong Cheng

发明人： Chih-Chao Yang ,  Kaushik Chanda ,  Shyng-Tsong Cheng

IPC分类号： H01C1/012

CPC分类号： H01L29/86 ,  H01L23/5228 ,  H01L2924/0002 ,  H04W36/08 ,  H04W88/08 ,  H04W88/18 ,  H01L2924/00

摘要： A metal resistor and resistor material and method of forming the metal resistor are disclosed. The metal resistor may include an infused metal selected from the group consisting of: copper (Cu) infused with at least one of silicon (Si), nitrogen (N2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W), and aluminum infused with at least one of silicon (Si), nitrogen (N2), carbon (C), tantalum (Ta), titanium (Ti) and tungsten (W). The method is less complex than conventional processes, allows control of the resistance by the amount of infusion material infused, and is compatible with conventional BEOL processes.

摘要翻译： 公开了一种金属电阻器和电阻器材料以及形成金属电阻器的方法。 金属电阻器可以包括从由以下组成的组中输入的输入金属：铜（Cu），其输入硅（Si），氮（N 2/2），碳（C），钽（ Ta），钛（Ti）和钨（W），以及输入硅（Si），氮（N 2/2），碳（C），钽（Ta），钛 （Ti）和钨（W）。 该方法比常规方法复杂得多，允许通过灌注材料的量控制电阻，并且与传统的BEOL方法兼容。

公开(公告)号：US20060281338A1

公开(公告)日：2006-12-14

申请号：US11160213

申请日：2005-06-14

申请人： Kaushik Chanda ,  Hazara Rathore ,  Paul McLaughlin ,  Robert Edwards ,  Lawrence Clevenger ,  Andrew Cowley ,  Chih-Chao Yang ,  Conrad Barile

发明人： Kaushik Chanda ,  Hazara Rathore ,  Paul McLaughlin ,  Robert Edwards ,  Lawrence Clevenger ,  Andrew Cowley ,  Chih-Chao Yang ,  Conrad Barile

IPC分类号： H01L21/00

CPC分类号： H01L22/14 ,  G01R31/2642 ,  G01R31/2831

摘要： The invention predicts premature dielectric breakdown in a semiconductor. At least one dielectric breakdown mode is calculated for the semiconductor wafer. If a one mode is calculated, premature dielectric breakdown will be associated with any semiconductor with a breakdown voltage less than a predetermined standard deviation of a plurality of breakdown voltages within said calculated mode. If multiple modes are calculated, the mode that most accurately represents dielectric breakdown for the semiconductor wafer is determined and premature dielectric breakdown will be associated with any semiconductor with a breakdown voltage less than a predetermined standard of the calculated mode that most accurately represents dielectric breakdown for the semiconductor wafer.

摘要翻译： 本发明预测半导体中的过早的介质击穿。 对于半导体晶片计算至少一个绝缘击穿模式。 如果计算一种模式，则过早的介电击穿将与在所述计算模式中具有小于多个击穿电压的预定标准偏差的击穿电压的任何半导体相关联。 如果计算多个模式，则确定最准确地代表半导体晶片的电介质击穿的模式，并且过早的电介质击穿将与任何具有小于计算模式的预定标准的击穿电压的半导体相关联，其最准确地表示用于 半导体晶片。

公开(公告)号：US06784105B1

公开(公告)日：2004-08-31

申请号：US10410496

申请日：2003-04-09

申请人： Chih-Chao Yang ,  Yun Wang ,  Larry Clevenger ,  Andrew Simon ,  Stephen Greco ,  Kaushik Chanda ,  Terry Spooner ,  Andy Cowley ,  Sunfei Fang

发明人： Chih-Chao Yang ,  Yun Wang ,  Larry Clevenger ,  Andrew Simon ,  Stephen Greco ,  Kaushik Chanda ,  Terry Spooner ,  Andy Cowley ,  Sunfei Fang

IPC分类号： H01L2144

CPC分类号： H01L21/76844 ,  H01L21/76805 ,  H01L21/76838 ,  H01L21/76862 ,  H01L21/76865

摘要： A method of fabricating a semiconductor device having a dielectric structure on which an interconnect structure is optionally patterned using lithographic and etching techniques, within a single deposition chamber, is provided. The dielectric structure may optionally be covered by diffusion barrier materials prior to a sputter etching process. This sputter etching process is used to remove the native oxide on an underneath metal conductor surface and includes a directional gaseous bombardment with simultaneous deposition of metal neutral. Diffusion barrier materials may also be deposited into the pattern.

摘要翻译： 提供一种制造具有电介质结构的半导体器件的方法，其中使用光刻和蚀刻技术在单个淀积室内使互连结构任意地图案化。 在溅射蚀刻工艺之前，电介质结构可任选地被扩散阻挡材料覆盖。 该溅射蚀刻工艺用于去除下面的金属导体表面上的自然氧化物，并且包括具有同时沉积金属中性的定向气体轰击。 扩散阻挡材料也可以沉积到图案中。

公开(公告)号：US20130176073A1

公开(公告)日：2013-07-11

申请号：US13348011

申请日：2012-01-11

申请人： Junjing Bao ,  Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Dan Moy ,  Andrew H. Simon

发明人： Junjing Bao ,  Griselda Bonilla ,  Kaushik Chanda ,  Samuel S. Choi ,  Ronald Filippi ,  Stephan Grunow ,  Naftali E. Lustig ,  Dan Moy ,  Andrew H. Simon

IPC分类号： H01H37/76 ,  H01L21/768 ,  B44C1/22 ,  H01L23/525

CPC分类号： H01L23/5256 ,  H01H2085/0275 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76816 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： A BEOL e-fuse is disclosed which reliably blows in the via and can be formed even in the tightest pitch BEOL layers. The BEOL e-fuse can be formed utilizing a line first dual damascene process to create a sub-lithographic via to be the programmable link of the e-fuse. The sub-lithographic via can be patterned using standard lithography and the cross section of the via can be tuned to match the target programming current.

摘要翻译： 公开了一种BEOL电子熔断器，其可靠地吹入通孔并且甚至可以在最窄的节距BEOL层中形成。 BEOL电子熔断器可以利用线路第一双镶嵌工艺形成，以创建一个亚光刻通孔，作为电子熔丝的可编程链路。 亚光刻通孔可以使用标准光刻图案化，并且通孔的横截面可以被调谐以匹配目标编程电流。