公开(公告)号：US20080285338A1

公开(公告)日：2008-11-20

申请号：US12180776

申请日：2008-07-28

申请人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith R. Williams

发明人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith R. Williams

IPC分类号： G11C11/34

CPC分类号： G11C11/417

摘要： A system, method and program product for determining a history state of data in a data retaining device are disclosed. A state of a partially-depleted silicon-on-insulator (PD SOI) device coupled to a data retaining device is measured to indicate a body voltage of the PD SOI device. The body voltage of the PD SOI device may indicate, among others, how long the PD SOI device has been idling, which indirectly indicates how long data in the data retaining device has not been accessed. As such, the current invention may be used efficiently with, e.g., a cache replacement algorithm in a management of the data retaining device.

摘要翻译： 公开了一种用于确定数据保持装置中的数据的历史状态的系统，方法和程序产品。 耦合到数据保持装置的部分耗尽的绝缘体上硅（PD SOI）器件的状态被测量以指示PD SOI器件的体电压。 PD SOI器件的体电压可以指示PD SOI器件已经空转多长时间，这间接地指示数据保持器件中的数据未被访问多长时间。 因此，本发明可以在数据保留装置的管理中与例如高速缓存替换算法有效地使用。

公开(公告)号：US20080151672A1

公开(公告)日：2008-06-26

申请号：US12045744

申请日：2008-03-11

申请人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith R. Williams

发明人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie ,  Sebastian T. Ventrone ,  Keith R. Williams

IPC分类号： G11C7/00

CPC分类号： G06F12/121 ,  G06F12/122

摘要： A system, method and program product for determining a relative amount of usage of a data retaining device are disclosed. A charge storing device is coupled to a data retaining device in a manner that a use of the data retaining device triggers a charging of the charge storing device. In a period that the data retaining device idles, charges in the charge storing device decay due to natural means. As such, a potential of the charge storing device may be used to indicate an amount of usage of the data retaining device. A comparison of the potentials of two charge storing devices coupled one-to-one to two data retaining devices may be used as a basis to determine a relative amount of usage of each of the two data retaining devices comparing to the other.

摘要翻译： 公开了一种用于确定数据保留装置的相对使用量的系统，方法和程序产品。 电荷存储装置以数据保持装置的使用触发电荷存储装置的充电的方式耦合到数据保持装置。 在数据保持装置闲置的期间，由于自然的手段，电荷存储装置中的电荷衰减。 因此，可以使用电荷存储装置的电位来指示数据保持装置的使用量。 可以使用将一对一耦合到两个数据保持装置的两个电荷存储装置的电位的比较作为确定两个数据保持装置中的每一个相对于另一个的相对使用量的基础。

公开(公告)号：US07302605B2

公开(公告)日：2007-11-27

申请号：US10692193

申请日：2003-10-23

申请人： Kenneth J. Goodnow

发明人： Kenneth J. Goodnow

IPC分类号： G06F11/00

CPC分类号： G06F9/268 ,  G06F8/66 ,  G06F9/328 ,  G06F12/0638

摘要： The invention provides replacement operation code for specific defective lines of operation code contained in a ROM often on an ASIC chip which code is used in a processor. ROM memory constitutes the best use of chip space and is the most economical to manufacture of all of the various options. ROM memory is not changeable after it is set in ROM and, hence, if there is any change in the code (hereinafter sometimes faulty code) required after the code has been incorporated in the ROM memory, such change cannot be made in the ROM itself without replacing the entire ROM. The present invention allows change in any specific lines of faulty contained in ROM without replacing the entire ROM, and provides for changing only the faulty lines of code. It also allows the new code to have the same, more, or fewer lines than the faulty code.

摘要翻译： 本发明通常在ASIC芯片上经常包含在ROM中的特定的有缺陷的操作代码行的替代操作代码，该代码用于处理器。 ROM存储器构成了芯片空间的最佳使用，并且是制造所有各种选项最经济的。 ROM存储器在ROM中被设置之后不可改变，因此，如果代码已被并入ROM存储器中之后所需的代码（以下有时是有缺陷的代码）有任何变化，则不能在ROM本身中进行这种改变 而不用替换整个ROM。 本发明允许在ROM中包含的任何特定的故障线路中的更改，而不需要更换整个ROM，并且仅提供错误的代码行。 它还允许新代码与故障代码具有相同，多或少的行。

公开(公告)号：US07286770B2

公开(公告)日：2007-10-23

申请号：US10604410

申请日：2003-07-18

申请人： Gary R. Doyle ,  Kenneth J. Goodnow ,  Riyon W. Harding ,  Francis A. Kampf ,  Jason M. Norman ,  Sebastian T. Ventrone

发明人： Gary R. Doyle ,  Kenneth J. Goodnow ,  Riyon W. Harding ,  Francis A. Kampf ,  Jason M. Norman ,  Sebastian T. Ventrone

IPC分类号： H04B10/00

CPC分类号： G02B6/43

摘要： Disclosed is an integrated circuit comprising a plurality of cores attached to at least one transmitter and receiver, an optical transmission network embedded within the wire levels of the integrated circuit, and wherein the transmitter and receivers send and receive data on the network. Also disclosed is a method of transmitting signals within an integrated circuit comprising an integrated circuit comprising a plurality of cores and optical paths, selecting an optical path from the plurality of optical paths for transmitting data, and transmitting the data on the selected optical path. Also disclosed is an integrated circuit comprising an optical transmission network, a plurality of cores, and a plurality of controllers, all three being operatively attached to each other.

摘要翻译： 公开了一种集成电路，其包括附接到至少一个发射机和接收机的多个核心，嵌入在集成电路的有线电平内的光传输网络，并且其中发射机和接收机在网络上发送和接收数据。 还公开了一种在包括多个核心和光路的集成电路的集成电路内传输信号的方法，从多个光路中选择用于发送数据的光路，以及在所选择的光路上发送数据。 还公开了一种集成电路，其包括光传输网络，多个核心和多个控制器，所有三个可操作地彼此连接。

公开(公告)号：US07065733B2

公开(公告)日：2006-06-20

申请号：US10725712

申请日：2003-12-02

申请人： Kenneth J. Goodnow ,  Clarence R. Ogilvié ,  Christ pher B. Reynolds ,  Jack R. Smith ,  Sebastian T. Ventrone

发明人： Kenneth J. Goodnow ,  Clarence R. Ogilvié ,  Christ pher B. Reynolds ,  Jack R. Smith ,  Sebastian T. Ventrone

IPC分类号： G06F17/50 ,  H03K17/693

CPC分类号： G06F17/5054

摘要： A method and system for modifying the function of a state machine having a programmable logic device. The method includes the steps of modifying a high-level design of the state machine to obtain a modified high-level design of the state machine with a modified function; generating a programmable logic device netlist from differences in the high-level design and the high-level modified design; and installing the modified function into the state machine by programming the programmable logic device based on the programmable logic device netlist.

摘要翻译： 一种用于修改具有可编程逻辑器件的状态机的功能的方法和系统。 该方法包括以下步骤：修改状态机的高级设计，以获得具有修改功能的状态机的修改的高级设计; 从高级设计和高级修改设计的差异中产生可编程逻辑器件网表; 并通过基于可编程逻辑器件网表对可编程逻辑器件进行编程，将修改后的功能安装到状态机中。

公开(公告)号：US06802033B1

公开(公告)日：2004-10-05

申请号：US09286855

申请日：1999-04-06

申请人： Claude L. Bertin ,  Alvar A. Dean ,  Kenneth J. Goodnow ,  Scott W. Gould ,  Patrick E. Perry ,  Wilbur D. Pricer ,  William R. Tonti

发明人： Claude L. Bertin ,  Alvar A. Dean ,  Kenneth J. Goodnow ,  Scott W. Gould ,  Patrick E. Perry ,  Wilbur D. Pricer ,  William R. Tonti

IPC分类号： G06F1100

CPC分类号： G06F11/10 ,  H04L1/0053

摘要： A way of dynamically modifying error recovery on a communications controller to operate at the lowest power mode allowed by current error rate conditions. When operating conditions are good and a small number of errors are detected, a low power error detection/correction mode is entered saving battery life. The low power error correction mechanism runs at a slower frequency and lower power than the high power mechanism and maintains the same data rate for the controller, thus saving power. Selecting the controller error (power) mode may be externally, such as by a person using a control dial on a cellular telephone when the voice data gets too noisy. Alternatively, the selection can be automatic, a critical error level detector internally making the selection.

摘要翻译： 一种在通信控制器上动态修改错误恢复的方式，以在当前错误率条件允许的最低功耗模式下工作。 当操作条件良好并且检测到少量错误时，输入低功率错误检测/校正模式，从而节省电池寿命。 低功率误差校正机构运行频率较低，功率低于大功率机构，并为控制器保持相同的数据速率，从而节省功耗。 选择控制器错误（电源）模式可以是外部的，例如当语音数据太嘈杂时，人们在蜂窝电话上使用控制拨盘。 或者，选择可以是自动的，在内部进行选择的关键误差电平检测器。

公开(公告)号：US06532520B1

公开(公告)日：2003-03-11

申请号：US09394965

申请日：1999-09-10

申请人： Alvar A. Dean ,  Marc R. Faucher ,  John W. Goetz ,  Kenneth J. Goodnow ,  Paul T. Gutwin ,  Stephen W. Mahin ,  Wilbur D. Pricer

发明人： Alvar A. Dean ,  Marc R. Faucher ,  John W. Goetz ,  Kenneth J. Goodnow ,  Paul T. Gutwin ,  Stephen W. Mahin ,  Wilbur D. Pricer

IPC分类号： G06F1200

CPC分类号： G06F12/121 ,  G06F12/127 ,  G06F2212/1021 ,  G06F2212/6042

摘要： A method and apparatus are provided for managing cache allocation for a plurality of data types in a unified cache having dynamically allocable lines for first type data and for second type data. Cache allocation is managed by counting misses to first type data and misses to second type data in the unified cache, and by determining when a difference between a number of first type data misses and a number of second type data misses crosses a preselected threshold. A replacement algorithm of the unified cache then is adjusted in response to the detected crossing of the preselected threshold, the adjusting step including increasing a replacement priority of the first type data lines in the cache. The replacement algorithm preferably is an LRU algorithm wherein the adjusting step includes incrementing an age indication of the first type data lines. Hardware for implementing the inventive cache allocation management method comprises a miss counter configured to increment its count in response to a miss to first type data signal on a first counter input and to output a first logic state on a first counter output when the counter's count exceeds a first predetermined count. A priority adjustment circuit coupled to the first counter output increases the replacement priority of the first type data relative to the replacement priority of the second type data in response to the first logic state output by the miss counter.

摘要翻译： 提供了一种方法和装置，用于管理具有用于第一类型数据和第二类型数据的动态可分配行的统一高速缓存中的多个数据类型的高速缓存分配。 高速缓存分配通过对统一高速缓存中的第一类型数据和第二类型数据的丢失进行计数，并且通过确定多个第一类型数据丢失与多个第二类型数据丢失之间的差异何时穿过预选阈值来管理高速缓存分配。 然后，响应于检测到的预选阈值的交叉，调整统一高速缓存的替换算法，该调整步骤包括增加高速缓存中的第一类型数据线的替换优先级。 替换算法优选地是LRU算法，其中调整步骤包括递增第一类型数据线的年龄指示。 用于实现本发明的高速缓存分配管理方法的硬件包括错误计数器，其配置为响应于第一计数器输入上的第一类型数据信号的未命中而增加其计数，并且当计数器的计数超过时，在第一计数器输出上输出第一逻辑状态 第一预定计数。 耦合到第一计数器输出的优先级调整电路响应于未命中计数器输出的第一逻辑状态，增加第一类型数据相对于第二类型数据的替换优先级的替换优先级。

公开(公告)号：US20140043757A1

公开(公告)日：2014-02-13

申请号：US13568248

申请日：2012-08-07

申请人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie

发明人： Kerry Bernstein ,  Kenneth J. Goodnow ,  Clarence R. Ogilvie

IPC分类号： G05D23/00 ,  H05K7/20

CPC分类号： G05D23/1919 ,  G06F1/206 ,  H01L23/38 ,  H01L23/473 ,  H01L2224/16225 ,  H01L2924/1305 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K7/20272 ,  H05K7/20281 ,  H05K7/20518 ,  H01L2924/00

摘要： An integrated circuit chip having micro-channels formed in multiple regions of the integrated circuit chip and a method of cooling the integrated circuit chip. The method includes for any region of the multiple regions, allowing a coolant to flow through micro-channels of the region only when a temperature of the region exceed a first specified temperature and blocking the coolant from flowing through the micro-channels of the region when a temperature of the region is below a second specified temperature.

摘要翻译： 具有形成在集成电路芯片的多个区域中的微通道的集成电路芯片和冷却集成电路芯片的方法。 该方法包括对于多个区域的任何区域，只有当该区域的温度超过第一规定温度并且阻止冷却剂流过该区域的微通道时，冷却剂才能流过该区域的微通道， 该区域的温度低于第二规定温度。

公开(公告)号：US08549335B2

公开(公告)日：2013-10-01

申请号：US13593837

申请日：2012-08-24

申请人： Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

发明人： Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/263

摘要： Systems and methods for selectively utilizing secondary power sources during peak power times are provided for. The method includes receiving a notification of a peak power time, and discontinuing use of a primary power supply and beginning use of a secondary power supply based upon the notification.

摘要翻译： 提供了用于在峰值功率时间期间选择性地利用次级电源的系统和方法。 该方法包括接收峰值功率时间的通知，以及停止使用主电源并基于该通知开始使用次级电源。

公开(公告)号：US08436638B2

公开(公告)日：2013-05-07

申请号：US12964764

申请日：2010-12-10

申请人： Jonathan Ebbers ,  Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

发明人： Jonathan Ebbers ,  Kenneth J. Goodnow ,  Stephen G. Shuma ,  Peter A. Twombly

IPC分类号： H03K19/00

CPC分类号： G06F21/87

摘要： Structures and methods are provided for performing non-destructive and secure disablement of integrated circuit (IC) functionality. A structure for enabling non-destructive and secure disablement and re-enablement of the IC includes a micro-electrical mechanical structure (MEMS) initially set to a chip enable state. The structure also includes an activation circuit operable to set the MEMS device to an error state based on a detected predetermined condition of the IC. The IC is disabled when the MEMS device is in the error state.

摘要翻译： 提供了用于执行集成电路（IC）功能的非破坏性和安全性的禁用的结构和方法。 用于实现IC的非破坏性和安全的禁用和重新启用的结构包括初始设置为芯片使能状态的微电机械结构（MEMS）。 该结构还包括激活电路，其可操作以基于检测到的IC的预定条件将MEMS器件设置为错误状态。 当MEMS器件处于错误状态时，IC被禁止。