公开(公告)号：US08574990B2

公开(公告)日：2013-11-05

申请号：US13033616

申请日：2011-02-24

申请人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Shui-Yen Lu ,  Pei-Yu Chou ,  Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chan-Lon Yang ,  Teng-Chun Tsai ,  Chun-Hsien Lin

发明人： Po-Jui Liao ,  Tsung-Lung Tsai ,  Chien-Ting Lin ,  Shao-Hua Hsu ,  Shui-Yen Lu ,  Pei-Yu Chou ,  Shin-Chi Chen ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chan-Lon Yang ,  Teng-Chun Tsai ,  Chun-Hsien Lin

IPC分类号： H01L21/00

CPC分类号： H01L29/66545 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/4966

摘要： The present invention provides a method of manufacturing semiconductor device having metal gate. First, a substrate is provided. A first conductive type transistor having a first sacrifice gate and a second conductive type transistor having a second sacrifice gate are disposed on the substrate. The first sacrifice gate is removed to form a first trench and then a first metal layer and a first material layer are formed in the first trench. Next, the first metal layer and the first material layer are flattened. The second sacrifice gate is removed to form a second trench and then a second metal layer and a second material layer are formed in the second trench. Lastly, the second metal layer and the second material layer are flattened.

摘要翻译： 本发明提供一种制造具有金属栅极的半导体器件的方法。 首先，提供基板。 具有第一牺牲栅极的第一导电型晶体管和具有第二牺牲栅极的第二导电型晶体管设置在衬底上。 去除第一牺牲栅极以形成第一沟槽，然后在第一沟槽中形成第一金属层和第一材料层。 接下来，第一金属层和第一材料层变平。 去除第二牺牲栅极以形成第二沟槽，然后在第二沟槽中形成第二金属层和第二材料层。 最后，第二金属层和第二材料层变平。

公开(公告)号：US20130093062A1

公开(公告)日：2013-04-18

申请号：US13276306

申请日：2011-10-18

申请人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

发明人： Ying-Chih Lin ,  Hsuan-Hsu Chen ,  Jiunn-Hsiung Liao ,  Lung-En Kuo

IPC分类号： H01L29/02 ,  H01L21/302

CPC分类号： H01L21/311 ,  H01L21/3083 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/7851

摘要： A semiconductor structure includes a substrate, a recess and a material. The recess is located in the substrate, wherein the recess has an upper part and a lower part. The minimum width of the upper part is larger than the maximum width of the lower part. The material is located in the recess.

摘要翻译： 半导体结构包括基板，凹部和材料。 凹部位于基板中，其中凹部具有上部和下部。 上部的最小宽度大于下部的最大宽度。 材料位于凹槽中。

公开(公告)号：US20120256276A1

公开(公告)日：2012-10-11

申请号：US13082387

申请日：2011-04-07

申请人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

发明人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

IPC分类号： H01L29/78 ,  H01L21/3205

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/7846

摘要： A method of manufacturing a metal gate is provided. The method includes providing a substrate. Then, a gate dielectric layer is formed on the substrate. A multi-layered stack structure having a work function metal layer is formed on the gate dielectric layer. An O2 ambience treatment is performed on at least one layer of the multi-layered stack structure. A conductive layer is formed on the multi-layered stack structure.

摘要翻译： 提供一种制造金属栅极的方法。 该方法包括提供基板。 然后，在基板上形成栅极电介质层。 在栅极电介质层上形成具有功函数金属层的多层堆叠结构。 在多层堆叠结构的至少一层上进行O2气氛处理。 在多层堆叠结构上形成导电层。

公开(公告)号：US08252650B1

公开(公告)日：2012-08-28

申请号：US13092151

申请日：2011-04-22

申请人： Feng-Yi Chang ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chih-Wen Feng ,  Shui-Yen Lu ,  Ching-Pin Hsu

发明人： Feng-Yi Chang ,  Yi-Po Lin ,  Jiunn-Hsiung Liao ,  Shang-Yuan Tsai ,  Chih-Wen Feng ,  Shui-Yen Lu ,  Ching-Pin Hsu

IPC分类号： H01L21/8234

CPC分类号： H01L21/823807 ,  H01L21/823864

摘要： A method for fabricating MOS transistor includes the steps of: overlapping a second stress layer on an etching stop layer and a first stress layer at a boundary region of the substrate; forming a dielectric layer on the first stress layer and the second stress layer; performing a first etching process to partially remove the dielectric layer for exposing a portion of the second stress layer at the boundary region; performing a second etching process to partially remove the exposed portion of the second stress layer for exposing the etching stop layer; performing a third etching process to partially remove the exposed portion of the etching stop layer for exposing the first stress layer at the boundary region; and performing a fourth etching process partially remove the exposed portion of the first stress layer.

摘要翻译： 一种用于制造MOS晶体管的方法包括以下步骤：在蚀刻停止层和基板的边界区域处的第一应力层上重叠第二应力层; 在所述第一应力层和所述第二应力层上形成介电层; 执行第一蚀刻工艺以部分去除所述电介质层以暴露所述边界区域处的所述第二应力层的一部分; 执行第二蚀刻工艺以部分地去除第二应力层的暴露部分以暴露蚀刻停止层; 执行第三蚀刻工艺以部分地去除用于在边界区域露出第一应力层的蚀刻停止层的暴露部分; 并且执行第四蚀刻工艺部分地去除第一应力层的暴露部分。

公开(公告)号：US08071487B2

公开(公告)日：2011-12-06

申请号：US11464496

申请日：2006-08-15

申请人： Meng-Jun Wang ,  Yi-Hsing Chen ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang ,  Chuan-Kai Wang

发明人： Meng-Jun Wang ,  Yi-Hsing Chen ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang ,  Chuan-Kai Wang

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/0271 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/32139

摘要： A stacked structure for patterning a material layer to form an opening pattern with a predetermined opening width in the layer is provided. The stacked structure includes an underlayer, a silicon rich organic layer, and a photoresist layer. The underlayer is on the material layer. The silicon rich organic layer is between the underlayer and the photoresist layer. The thickness of the photoresist layer is smaller than that of the underlayer and larger than two times of the thickness of the silicon rich organic layer. The thickness of the underlayer is smaller than three times of the predetermined opening width.

摘要翻译： 提供了用于图案化材料层以形成在该层中具有预定开口宽度的开口图案的层叠结构。 层叠结构包括底层，富硅有机层和光致抗蚀剂层。 底层在材料层上。 富硅有机层位于底层和光刻胶层之间。 光致抗蚀剂层的厚度小于底层的厚度，并且大于富硅有机层的厚度的两倍。 底层的厚度小于预定开口宽度的三倍。

公开(公告)号：US20110254142A1

公开(公告)日：2011-10-20

申请号：US13167737

申请日：2011-06-24

申请人： Meng-Jun Wang ,  Yi-Hsing Chen ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang ,  Chuan-Kai Wang

发明人： Meng-Jun Wang ,  Yi-Hsing Chen ,  Jiunn-Hsiung Liao ,  Min-Chieh Yang ,  Chuan-Kai Wang

IPC分类号： H01L29/02

CPC分类号： H01L21/0271 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/32139

摘要： A stacked structure for patterning a material layer to form an opening pattern with a predetermined opening width in the layer is provided. The stacked structure includes an underlayer, a silicon rich organic layer, and a photoresist layer. The underlayer is on the material layer. The silicon rich organic layer is between the underlayer and the photoresist layer. The thickness of the photoresist layer is smaller than that of the underlayer and larger than two times of the thickness of the silicon rich organic layer. The thickness of the underlayer is smaller than three times of the predetermined opening width.

摘要翻译： 提供了用于图案化材料层以形成在该层中具有预定开口宽度的开口图案的层叠结构。 层叠结构包括底层，富硅有机层和光致抗蚀剂层。 底层在材料层上。 富硅有机层位于底层和光刻胶层之间。 光致抗蚀剂层的厚度小于底层的厚度，并且大于富硅有机层的厚度的两倍。 底层的厚度小于预定开口宽度的三倍。

公开(公告)号：US07868390B2

公开(公告)日：2011-01-11

申请号：US11674660

申请日：2007-02-13

申请人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao

IPC分类号： H01L29/76

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： First, a semiconductor substrate having a first active region and a second active region is provided. The first active region includes a first transistor and the second active region includes a second transistor. A first etching stop layer, a stress layer, and a second etching stop layer are disposed on the first transistor, the second transistor and the isolation structure. A first etching process is performed by using a patterned photoresist disposed on the first active region as a mask to remove the second etching stop layer and a portion of the stress layer from the second active region. The patterned photoresist is removed, and a second etching process is performed by using the second etching stop layer of the first active region as a mask to remove the remaining stress layer and a portion of the first etching stop layer from the second active region.

摘要翻译： 首先，提供具有第一有源区和第二有源区的半导体基板。 第一有源区包括第一晶体管，第二有源区包括第二晶体管。 第一蚀刻停止层，应力层和第二蚀刻停止层设置在第一晶体管，第二晶体管和隔离结构上。 通过使用设置在第一有源区上的图案化光致抗蚀剂作为掩模来执行第一蚀刻工艺，以从第二有源区移除第二蚀刻停止层和应力层的一部分。 去除图案化的光致抗蚀剂，并且通过使用第一有源区的第二蚀刻停止层作为掩模来执行第二蚀刻工艺，以从第二有源区去除剩余的应力层和第一蚀刻停止层的一部分。

公开(公告)号：US07799511B2

公开(公告)日：2010-09-21

申请号：US11696194

申请日：2007-04-04

申请人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

发明人： Pei-Yu Chou ,  Jiunn-Hsiung Liao

IPC分类号： G03F7/26

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method of forming a contact hole is provided. A pattern is formed in a photo resist layer. The pattern is exchanged into a silicon photo resist layer to form a first opening. Another pattern is formed in another photo resist layer. The pattern is exchanged into a silicon photo resist layer to form a second opening. The pattern having the first, and second openings is exchanged into the interlayer dielectric layer, and etching stop layer to form the contact hole. The present invention has twice exposure processes and twice etching processes to form the contact hole having small distance.

摘要翻译： 提供一种形成接触孔的方法。 在光致抗蚀剂层中形成图案。 将图案交换成硅光致抗蚀剂层以形成第一开口。 在另一光致抗蚀剂层中形成另一图案。 将图案交换为硅光致抗蚀剂层以形成第二开口。 将具有第一和第二开口的图案交换到层间电介质层和蚀刻停止层以形成接触孔。 本发明具有两次曝光工艺和两次蚀刻工艺以形成具有小距离的接触孔。

公开(公告)号：US07687446B2

公开(公告)日：2010-03-30

申请号：US11307394

申请日：2006-02-06

申请人： Cheng-Ming Weng ,  Miao-Chun Lin ,  Mei-Chi Wang ,  Jiunn-Hsiung Liao ,  Wei-Cheng Yang

发明人： Cheng-Ming Weng ,  Miao-Chun Lin ,  Mei-Chi Wang ,  Jiunn-Hsiung Liao ,  Wei-Cheng Yang

IPC分类号： H01L21/02

CPC分类号： C11D7/08 ,  C11D7/265 ,  C11D11/0047 ,  H01L21/02063 ,  H01L21/31144 ,  H01L21/76814

摘要： A method of removing the residue left after a plasma process is described. First, a substrate having at least a material layer thereon is provided. The material layer includes a metal. Then, a fluorine-containing plasma process is performed so that a residue containing the aforesaid metallic material is formed on the surface of the material layer. After that, a wet cleaning operation is performed using a cleaning agent to remove the residue. The cleaning agent is a solution containing water, a diluted hydrofluoric acid and an acid solution.

摘要翻译： 描述了在等离子体处理之后留下残留物的方法。 首先，提供至少具有材料层的基板。 材料层包括金属。 然后，进行含氟等离子体处理，使得在材料层的表面上形成含有上述金属材料的残渣。 之后，使用清洁剂进行湿式清洗操作以除去残留物。 清洗剂是含有水，稀释的氢氟酸和酸溶液的溶液。

公开(公告)号：US07615434B2

公开(公告)日：2009-11-10

申请号：US11389617

申请日：2006-03-24

申请人： Shih-Wei Sun ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao ,  Pei-Yu Chou

发明人： Shih-Wei Sun ,  Shih-Fang Tzou ,  Jiunn-Hsiung Liao ,  Pei-Yu Chou

IPC分类号： H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L29/7843

摘要： A CMOS device is provided, comprising a substrate, a first-type MOS transistor, a second-type MOS transistor, a first stress layer, a first liner layer, and a second stress layer. The substrate has a first active area and a second active area, which are separated by an isolation structure. Further, the first-type MOS transistor is disposed on the first active area of the substrate, and the second-type MOS transistor is disposed on the second active area of the substrate. The first stress layer is compliantly disposed on the first-type MOS transistor of the first active area. The first liner layer is compliantly disposed on the first stress layer. The second stress layer is compliantly disposed on the second-type MOS transistor of the second active area.

摘要翻译： 提供一种CMOS器件，包括衬底，第一类型MOS晶体管，第二类型MOS晶体管，第一应力层，第一衬里层和第二应力层。 衬底具有由隔离结构隔开的第一有源区和第二有源区。 此外，第一型MOS晶体管设置在衬底的第一有源区上，并且第二型MOS晶体管设置在衬底的第二有源区上。 第一应力层顺应地设置在第一有源区的第一型MOS晶体管上。 第一衬里层顺应地设置在第一应力层上。 第二应力层顺从地设置在第二有源区的第二型MOS晶体管上。