公开(公告)号：US20110159657A1

公开(公告)日：2011-06-30

申请号：US12907675

申请日：2010-10-19

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Andy Wei

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Andy Wei

IPC分类号： H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： In a process strategy for forming sophisticated high-k metal gate electrode structures in an early manufacturing phase, the dielectric cap material may be removed on the basis of a protective spacer element, thereby ensuring integrity of a silicon nitride sidewall spacer structure, which may preserve integrity of sensitive gate materials and may also determine the lateral offset of a strain-inducing semiconductor material.

摘要翻译： 在用于在早期制造阶段形成复杂的高k金属栅极电极结构的工艺策略中，介电盖材料可以基于保护性间隔元件去除，从而确保氮化硅侧壁间隔结构的完整性，其可以保持 敏感栅极材料的完整性并且还可以确定应变诱导半导体材料的横向偏移。

公开(公告)号：US20110101427A1

公开(公告)日：2011-05-05

申请号：US12899080

申请日：2010-10-06

申请人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

发明人： Thilo Scheiper ,  Andy Wei ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/266 ,  H01L21/28247 ,  H01L21/823814 ,  H01L21/84 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： When forming a sophisticated high-k metal gate stack in an early manufacturing stage, the dielectric cap layer may be efficiently removed without unduly affecting the drain and source extension regions. To this end, a specifically designed sidewall spacer structure may be used, such as a silicon dioxide spacer element in combination with a silicon nitride etch stop liner. The spacer structure may thus enable the removal of the dielectric cap layer while still maintaining the functions of an implantation mask and a silicidation mask during the further processing.

摘要翻译： 当在早期制造阶段中形成复杂的高k金属栅极堆叠时，可以有效地去除电介质盖层而不会不利地影响漏极和源极延伸区域。 为此，可以使用特别设计的侧壁间隔结构，例如与氮化硅蚀刻停止衬垫组合的二氧化硅隔离元件。 因此，间隔物结构可以在进一步处理期间能够移除电介质盖层同时保持注入掩模和硅化掩模的功能。

公开(公告)号：US08334569B2

公开(公告)日：2012-12-18

申请号：US13454177

申请日：2012-04-24

申请人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

发明人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

IPC分类号： H01L29/66

CPC分类号： H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/045 ,  H01L29/165 ,  H01L29/78

摘要： In sophisticated semiconductor devices, a strain-inducing semiconductor alloy may be positioned close to the channel region by forming cavities on the basis of a wet chemical etch process, which may have an anisotropic etch behavior with respect to different crystallographic orientations. In one embodiment, TMAH may be used which exhibits, in addition to the anisotropic etch behavior, a high etch selectivity with respect to silicon dioxide, thereby enabling extremely thin etch stop layers which additionally provide the possibility of further reducing the offset from the channel region while not unduly contributing to overall process variability.

摘要翻译： 在复杂的半导体器件中，应变诱导半导体合金可以通过基于湿化学蚀刻工艺形成空腔来定位，靠近沟道区域，其可以相对于不同的晶体取向具有各向异性蚀刻行为。 在一个实施方案中，可以使用TMAH，除了各向异性蚀刻行为之外，还显示出相对于二氧化硅的高蚀刻选择性，从而使极细的蚀刻停止层可以进一步减少与沟道区的偏移 同时不会对整体过程变化造成过分的不利影响。

公开(公告)号：US20120196425A1

公开(公告)日：2012-08-02

申请号：US13354613

申请日：2012-01-20

申请人： Thilo Scheiper ,  Andy Wei ,  Stefan Flachowsky ,  Jan Hoentschel

发明人： Thilo Scheiper ,  Andy Wei ,  Stefan Flachowsky ,  Jan Hoentschel

IPC分类号： H01L21/762 ,  H01L21/28

CPC分类号： H01L29/785 ,  H01L21/823828 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/66795

摘要： When forming sophisticated high-k metal gate electrode structures on the basis of a replacement gate approach, superior process uniformity may be achieved by implementing at least one planarization process after the deposition of the placeholder material, such as the polysilicon material, and prior to actually patterning the gate electrode structures.

摘要翻译： 当基于替代栅极方法形成复杂的高k金属栅电极结构时，可以通过在诸如多晶硅材料的占位符材料的沉积之后实施至少一个平坦化工艺，并且在实际上 图案化栅电极结构。

公开(公告)号：US08183100B2

公开(公告)日：2012-05-22

申请号：US12562437

申请日：2009-09-18

申请人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

发明人： Robert Mulfinger ,  Andy Wei ,  Jan Hoentschel ,  Casey Scott

IPC分类号： H01L21/84

CPC分类号： H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/045 ,  H01L29/165 ,  H01L29/78

摘要： In sophisticated semiconductor devices, a strain-inducing semiconductor alloy may be positioned close to the channel region by forming cavities on the basis of a wet chemical etch process, which may have an anisotropic etch behavior with respect to different crystallographic orientations. In one embodiment, TMAH may be used which exhibits, in addition to the anisotropic etch behavior, a high etch selectivity with respect to silicon dioxide, thereby enabling extremely thin etch stop layers which additionally provide the possibility of further reducing the offset from the channel region while not unduly contributing to overall process variability.

摘要翻译： 在复杂的半导体器件中，应变诱导半导体合金可以通过基于湿化学蚀刻工艺形成空腔来定位，靠近沟道区域，其可以相对于不同的晶体取向具有各向异性蚀刻行为。 在一个实施方案中，可以使用TMAH，除了各向异性蚀刻行为之外，还显示出相对于二氧化硅的高蚀刻选择性，从而使极细的蚀刻停止层可以进一步减少与沟道区的偏移 同时不会对整体过程变化造成过分的不利影响。

公开(公告)号：US08030148B2

公开(公告)日：2011-10-04

申请号：US12507854

申请日：2009-07-23

申请人： Jan Hoentschel ,  Andy Wei ,  Sven Beyer

发明人： Jan Hoentschel ,  Andy Wei ,  Sven Beyer

IPC分类号： H01L21/338 ,  H01L21/8234

CPC分类号： H01L29/7846 ,  H01L21/7624 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78603 ,  H01L29/78654

摘要： In a strained SOI semiconductor layer, the stress relaxation which may typically occur during the patterning of trench isolation structures may be reduced by selecting an appropriate reduced target height of the active regions, thereby enabling the formation of transistor elements on the active region of reduced height, which may still include a significant amount of the initial strain component. The active regions of reduced height may be advantageously used for forming fully depleted field effect transistors.

摘要翻译： 在应变的SOI半导体层中，可以通过选择合适的有源区的目标高度来减小通常在沟槽隔离结构的图形化期间发生的应力松弛，从而使得能够在减小的高度的有源区上形成晶体管元件 ，其可能仍然包括大量的初始应变分量。 降低高度的有源区可有利地用于形成完全耗尽的场效应晶体管。

公开(公告)号：US20110201165A1

公开(公告)日：2011-08-18

申请号：US13080003

申请日：2011-04-05

申请人： Jan Hoentschel ,  Uwe Griebenow ,  Andy Wei

发明人： Jan Hoentschel ,  Uwe Griebenow ,  Andy Wei

IPC分类号： H01L21/8238 ,  H01L21/3205

CPC分类号： H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/41766 ,  H01L29/458 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/785

摘要： A non-conformal metal silicide in a transistor of recessed drain and source configuration may provide enhanced efficiency with respect to strain-inducing mechanisms, drain/source resistance and the like. For this purpose, in some cases, an amorphizing implantation process may be performed prior to the silicidation process, while in other cases an anisotropic deposition of the refractory metal may be used.

摘要翻译： 凹陷漏极和源极配置的晶体管中的非保形金属硅化物可以提供相对于应变诱导机构，漏极/源极电阻等的增强的效率。 为此，在一些情况下，可以在硅化工艺之前进行非晶化注入工艺，而在其它情况下可以使用难熔金属的各向异性沉积。

公开(公告)号：US20110186937A1

公开(公告)日：2011-08-04

申请号：US12914343

申请日：2010-10-28

申请人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Andy Wei

发明人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Andy Wei

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L21/823412 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/4966 ,  H01L29/665 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A self-aligned well implantation process may be performed so as to adjust threshold voltage and/or body resistance of transistors. To this end, after removing a placeholder material of gate electrode structures, the implantation process may be performed on the basis of appropriate process parameters to obtain the desired transistor characteristics. Thereafter, any appropriate electrode metal may be filled in, thereby providing gate electrode structures having superior performance. For example, high-k metal gate electrode structures may be formed on the basis of a replacement gate approach, while the additional late well implantation may provide a high degree of flexibility in providing different transistor versions of the same basic configuration.

摘要翻译： 可以执行自对准阱注入工艺，以便调整晶体管的阈值电压和/或体电阻。 为此，在去除栅电极结构的占位符材料之后，可以基于适当的工艺参数进行注入工艺以获得所需的晶体管特性。 此后，可以填充任何合适的电极金属，从而提供具有优异性能的栅电极结构。 例如，可以在替代栅极方法的基础上形成高k金属栅电极结构，而附加的后期阱注入可以提供相同基本配置的不同晶体管版本的高度灵活性。

公开(公告)号：US07943442B2

公开(公告)日：2011-05-17

申请号：US11862296

申请日：2007-09-27

申请人： Andreas Gehring ,  Jan Hoentschel ,  Andy Wei

发明人： Andreas Gehring ,  Jan Hoentschel ,  Andy Wei

IPC分类号： H01L21/84

CPC分类号： H01L21/8221 ,  H01L21/823481 ,  H01L21/823835 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/66128 ,  H01L29/8611

摘要： A substrate diode for an SOI device is formed in accordance with an appropriately designed manufacturing flow, wherein transistor performance enhancing mechanisms may be implemented substantially without affecting the diode characteristics. In one aspect, respective openings for the substrate diode may be formed after the formation of a corresponding sidewall spacer structure used for defining the drain and source regions, thereby obtaining a significant lateral distribution of the dopants in the diode areas, which may therefore provide sufficient process margins during a subsequent silicidation sequence on the basis of a removal of the spacers in the transistor devices. In a further aspect, in addition to or alternatively, an offset spacer may be formed substantially without affecting the configuration of respective transistor devices.

摘要翻译： 根据适当设计的制造流程形成用于SOI器件的衬底二极管，其中可以基本上实现晶体管性能增强机制而不影响二极管特性。 在一个方面，用于衬底二极管的相应开口可以在形成用于限定漏极和源极区域的相应的侧壁间隔结构形成之后形成，从而获得掺杂剂在二极管区域中的显着的横向分布，这可能因此提供足够的 基于去除晶体管器件中的间隔物，在随后的硅化序列期间的工艺余量。 在另一方面，除了或者可选地，可以基本上形成偏移间隔物而不影响各个晶体管器件的配置。

公开(公告)号：US20090108361A1

公开(公告)日：2009-04-30

申请号：US12112288

申请日：2008-04-30

申请人： Andy Wei ,  Karla Romero ,  Manfred Horstmann

发明人： Andy Wei ,  Karla Romero ,  Manfred Horstmann

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78684

摘要： By embedding a silicon/germanium mixture in a silicon layer of high tensile strain, a moderately high degree of tensile strain may be maintained in the silicon/germanium mixture, thereby enabling increased performance of N-channel transistors on the basis of silicon/germanium material.

摘要翻译： 通过将硅/锗混合物嵌入到高拉伸应变的硅层中，可以在硅/锗混合物中保持适度高的拉伸应变程度，从而可以在硅/锗材料的基础上提高N沟道晶体管的性能 。