公开(公告)号：US20070122966A1

公开(公告)日：2007-05-31

申请号：US11468450

申请日：2006-08-30

申请人： Jan Hoentschel ,  Andy Wei ,  Markus Lenski ,  Peter Javorka

发明人： Jan Hoentschel ,  Andy Wei ,  Markus Lenski ,  Peter Javorka

IPC分类号： H01L21/8238 ,  H01L21/44

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method and a semiconductor device are provided in which respective contact layers having a specific intrinsic stress may be directly formed on respective metal silicide regions without undue metal silicide degradation during an etch process for removing an unwanted portion of an initially deposited contact layer. Moreover, due to the inventive concept, the strain-inducing contact layers may be formed directly on the respective substantially L-shaped spacer elements, thereby enhancing even more the stress transfer mechanism.

摘要翻译： 提供了一种方法和半导体器件，其中具有特定固有应力的各个接触层可以直接形成在各自的金属硅化物区域上，而在用于去除最初沉积的接触层的不希望的部分的蚀刻工艺期间不会有不适当的金属硅化物降解。 此外，由于本发明构思，应变感应接触层可以直接形成在相应的大致L形间隔元件上，从而进一步增强应力传递机构。

公开(公告)号：US20060246641A1

公开(公告)日：2006-11-02

申请号：US11288673

申请日：2005-11-29

申请人： Thorsten Kammler ,  Andy Wei ,  Markus Lenski

发明人： Thorsten Kammler ,  Andy Wei ,  Markus Lenski

IPC分类号： H01L21/338

CPC分类号： H01L21/823864 ,  H01L21/823807 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： By removing an outer spacer, used for the formation of highly complex lateral dopant profiles, prior to the formation of metal silicide, a high degree of process compatibility with conventional processes is obtained, while at the same time a contact liner layer may be positioned more closely to the channel region, thereby allowing a highly efficient stress transfer mechanism for creating a corresponding strain in the channel region.

摘要翻译： 通过去除用于形成高度复杂的横向掺杂剂分布的外部间隔物，在形成金属硅化物之前，获得与常规方法的高度的工艺相容性，同时可以将接触衬垫层定位更多 与通道区域紧密相连，从而允许用于在通道区域中产生相应应变的高效应力传递机构。

公开(公告)号：US20060043430A1

公开(公告)日：2006-03-02

申请号：US11122740

申请日：2005-05-05

申请人： Thomas Feudel ,  Manfred Horstmann ,  Markus Lenski

发明人： Thomas Feudel ,  Manfred Horstmann ,  Markus Lenski

IPC分类号： H01L29/76

CPC分类号： H01L21/823814 ,  H01L21/26586 ,  H01L21/823807 ,  H01L29/66659 ,  H01L29/7835

摘要： By providing an asymmetric design of a halo region and extension regions of a field effect transistor, the transistor performance may significantly be enhanced for a given basic transistor architecture. In particular, a large overlap area may be created at the source side with a steep concentration gradient of the PN junction due to the provision of the halo region, whereas the drain overlap may be significantly reduced or may even completely be avoided, wherein a moderately reduced concentration gradient may further enhance the transistor performance.

摘要翻译： 通过提供场效应晶体管的光晕区域和延伸区域的非对称设计，对于给定的基本晶体管架构，晶体管性能可以显着增强。 特别地，由于提供了卤素区域，可能在源极侧产生具有PN结的陡峭浓度梯度的大的重叠区域，而可以显着地减少或甚至可以完全避免漏极重叠，其中适度地 降低的浓度梯度可进一步提高晶体管的性能。

公开(公告)号：US20050233532A1

公开(公告)日：2005-10-20

申请号：US11039084

申请日：2005-01-19

申请人： Markus Lenski ,  Falk Graetsch ,  Carsten Reichel ,  Christoph Schwan ,  Helmut Bierstedt ,  Thorsten Kammler ,  Martin Mazur

发明人： Markus Lenski ,  Falk Graetsch ,  Carsten Reichel ,  Christoph Schwan ,  Helmut Bierstedt ,  Thorsten Kammler ,  Martin Mazur

IPC分类号： H01L21/311 ,  H01L21/3213 ,  H01L21/336 ,  H01L21/337 ,  H01L29/45 ,  H01L29/74 ,  H01L29/78 ,  H01L31/111

CPC分类号： H01L21/31144 ,  H01L21/32139 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention allows the formation of sidewall spacers adjacent a feature on a substrate without there being an undesirable erosion of the feature. The feature is covered by one or more protective layers. A layer of a spacer material is deposited over the feature and etched anisotropically. An etchant used in the anisotropic etching is adapted to selectively remove the spacer material, whereas the one or more protective layers are substantially not affected by the etchant. Thus, the one or more protective layers protect the feature from being exposed to the etchant.

摘要翻译： 本发明允许在衬底上形成与特征相邻的侧壁间隔件，而不会有不希望的特征侵蚀。 该特征被一个或多个保护层覆盖。 隔离材料层沉积在特征上并各向异性地蚀刻。 在各向异性蚀刻中使用的蚀刻剂适于选择性地去除间隔物材料，而一个或多个保护层基本上不受蚀刻剂的影响。 因此，一个或多个保护层保护特征不暴露于蚀刻剂。

公开(公告)号：US20050136606A1

公开(公告)日：2005-06-23

申请号：US10987484

申请日：2004-11-12

申请人： Hartmut Rulke ,  Katja Huy ,  Markus Lenski

发明人： Hartmut Rulke ,  Katja Huy ,  Markus Lenski

IPC分类号： H01L21/318 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/8242 ,  H01L21/31 ,  H01L21/3205 ,  H01L21/469 ,  H01L21/4763

CPC分类号： H01L22/10 ,  H01L21/3185 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： By reducing a deposition rate and maintaining a low bias power in a plasma atmosphere, a spacer layer, for example a silicon nitride layer, may be deposited that exhibits tensile stress. The amount of tensile stress is controllable within a wide range, thereby providing the potential for forming sidewall spacer elements that modify the charge carrier mobility and thus the conductivity of the channel region of a field effect transistor.

摘要翻译： 通过降低沉积速率并保持等离子体气氛中的低偏压功率，可以沉积显示拉伸应力的间隔层，例如氮化硅层。 拉伸应力的量在宽范围内是可控的，从而提供形成改变电场载流子迁移率并因此改变场效应晶体管的沟道区的导电性的侧壁间隔元件的潜力。

公开(公告)号：US08772843B2

公开(公告)日：2014-07-08

申请号：US13183549

申请日：2011-07-15

申请人： Stephan Kronholz ,  Markus Lenski ,  Kerstin Ruttloff ,  Volker Jaschke

发明人： Stephan Kronholz ,  Markus Lenski ,  Kerstin Ruttloff ,  Volker Jaschke

IPC分类号： H01L29/76 ,  H01L21/02 ,  H01L21/31 ,  H01L21/461 ,  H01L21/8238 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/823807 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/823871 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7848

摘要： A silicon dioxide material may be provided in sophisticated semiconductor devices in the form of a double liner including an undoped silicon dioxide material in combination with a high density plasma silicon dioxide, thereby providing reduced dependency on pattern density. In some illustrative embodiments, the silicon dioxide double liner may be used as a spacer material and as a hard mask material in process strategies for incorporating a strain-inducing semiconductor material.

摘要翻译： 可以在复合半导体器件中提供二氧化硅材料，其形式为双层衬垫，其包括与高密度等离子体二氧化硅组合的未掺杂二氧化硅材料，从而降低对图案密度的依赖性。 在一些说明性实施例中，二氧化硅双层衬垫可以用作间隔材料，并且可用作掺入应变诱导半导体材料的工艺策略中的硬掩模材料。

公开(公告)号：US08367495B2

公开(公告)日：2013-02-05

申请号：US12749112

申请日：2010-03-29

申请人： Sven Beyer ,  Markus Lenski ,  Richard Carter ,  Klaus Hempel

发明人： Sven Beyer ,  Markus Lenski ,  Richard Carter ,  Klaus Hempel

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/84 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

摘要： During the formation of sophisticated gate electrode structures, a replacement gate approach may be applied in which plasma assisted etch processes may be avoided. To this end, one of the gate electrode structures may receive an intermediate etch stop liner, which may allow the replacement of the placeholder material and the adjustment of the work function in a later manufacturing stage. The intermediate etch stop liner may not negatively affect the gate patterning sequence.

摘要翻译： 在复杂的栅电极结构的形成期间，可以应用替代栅极方法，其中可以避免等离子体辅助蚀刻工艺。 为此，栅极电极结构之一可以接收中间蚀刻停止衬垫，其可以允许在稍后的制造阶段更换占位符材料和调整功能。 中间蚀刻停止衬垫可能不会对栅极图案化顺序产生负面影响。

公开(公告)号：US08198166B2

公开(公告)日：2012-06-12

申请号：US12844135

申请日：2010-07-27

申请人： Thorsten Kammler ,  Ralf Richter ,  Markus Lenski ,  Gunter Grasshoff

发明人： Thorsten Kammler ,  Ralf Richter ,  Markus Lenski ,  Gunter Grasshoff

IPC分类号： H01L21/00

CPC分类号： H01L29/4983 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7843

摘要： A spacer structure in sophisticated semiconductor devices is formed on the basis of a high-k dielectric material, which provides superior etch resistivity compared to conventionally used silicon dioxide liners. Consequently, a reduced thickness of the etch stop material may nevertheless provide superior etch resistivity, thereby reducing negative effects, such as dopant loss in the drain and source extension regions, creating a pronounced surface topography and the like, as are typically associated with conventional spacer material systems.

摘要翻译： 在高k电介质材料的基础上形成复杂半导体器件中的间隔结构，其与传统使用的二氧化硅衬垫相比提供了优异的蚀刻电阻率。 因此，蚀刻停止材料的厚度减小可以提供优异的蚀刻电阻率，从而减少负面影响，例如漏极和源极延伸区域中的掺杂剂损失，产生显着的表面形貌等，如通常与常规间隔物相关联 材料系统

公开(公告)号：US20120028470A1

公开(公告)日：2012-02-02

申请号：US13034777

申请日：2011-02-25

申请人： Ralf Richter ,  Markus Lenski ,  Torsten Huisinga

发明人： Ralf Richter ,  Markus Lenski ,  Torsten Huisinga

IPC分类号： H01L21/306

CPC分类号： H01L21/823807 ,  H01L21/31111 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53295 ,  H01L29/7843 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a dual stress liner approach, unwanted material provided between closely spaced gate electrode structures may be removed to a significant degree on the basis of a wet chemical etch process, thereby reducing the risk of creating patterning-related irregularities. Consequently, the probability of contact failures in sophisticated interlayer dielectric material systems formed on the basis of a dual stress liner approach may be reduced.

摘要翻译： 在双应力衬垫方法中，在紧密间隔开的栅电极结构之间提供的不需要的材料可以在湿化学蚀刻工艺的基础上被去除，从而降低产生图案相关不规则性的风险。 因此，可以减少基于双应力衬垫方法形成的复杂层间绝缘材料系统中的接触故障的可能性。

公开(公告)号：US20110266625A1

公开(公告)日：2011-11-03

申请号：US12963253

申请日：2010-12-08

申请人： Richard Carter ,  Sven Beyer ,  Markus Lenski ,  Patrick Press

发明人： Richard Carter ,  Sven Beyer ,  Markus Lenski ,  Patrick Press

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/6656 ,  H01L21/28247 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： Gate failures in sophisticated high-k metal gate electrode structures formed in an early manufacturing stage may be reduced by forming a protective liner material after the incorporation of a strain-inducing semiconductor alloy and prior to performing any critical wet chemical processes. In this manner, attacks in the sensitive gate materials after the incorporation of the strain-inducing semiconductor material may be avoided, without influencing the further processing of the device. In this manner, very sophisticated circuit designs may be applied in sophisticated gate first approaches.

摘要翻译： 在早期制造阶段形成的复杂的高k金属栅电极结构中的栅极故障可以通过在引入应变诱导半导体合金之后并且在执行任何关键的湿化学工艺之前形成保护性衬垫材料来减少。 以这种方式，可以避免在引入应变诱导半导体材料之后在敏感栅极材料中的攻击，而不影响器件的进一步处理。 以这种方式，非常复杂的电路设计可以应用于复杂的门第一方法。