公开(公告)号：US20140376570A1

公开(公告)日：2014-12-25

申请号：US13924902

申请日：2013-06-24

申请人： Honeywell International Inc.

发明人： Scott Gray ,  Nicholas Wilt

IPC分类号： H04L7/00

CPC分类号： H04L7/00 ,  G06F11/1633 ,  G06F11/1679

摘要： Systems and methods for a self-checking pair are provided. In certain embodiments a system on chip in a self-checking pair includes a system architecture; a plurality of communication channels configured for communicating data with an external system; and an integrated system on chip logic configured to collect the data communicated through the plurality of communication channels and transmit the data to a second system on chip and handle received data from the second system on chip, wherein the integrated system on chip logic determines whether the data communicated through the plurality of communication channels matches the received data from the second system on chip.

摘要翻译： 提供了自检对的系统和方法。 在某些实施例中，自检对中的片上系统包括系统架构; 配置用于与外部系统通信数据的多个通信信道; 以及集成系统片上逻辑，其被配置为收集通过所述多个通信信道传送的数据，并将所述数据传输到第二片上系统，并处理来自所述第二片上系统的接收数据，其中所述集成片上系统芯片确定是否 通过多个通信信道传送的数据与来自第二片上系统的接收数据匹配。

公开(公告)号：US20140368513A1

公开(公告)日：2014-12-18

申请号：US13920574

申请日：2013-06-18

申请人： Advanced Micro Devices, Inc.

发明人： Alexander Lyashevsky ,  Sudhanva Gurumurthi ,  Vilas Sridharan

IPC分类号： G06T1/20

CPC分类号： G06F11/00 ,  G06F9/3851 ,  G06F9/52 ,  G06F11/1608 ,  G06F11/1633 ,  G06F11/1637 ,  G06F11/1654 ,  G06F11/1687 ,  G06F11/202 ,  G06F11/2038 ,  G06F11/2041 ,  G06F11/2048 ,  G06F2201/825 ,  G06F2201/83

摘要： A system, method and computer program product to execute a first and a second work-item, and compare the signature variable of the first work-item to the signature variable of the second work-item. The first and the second work-items are mapped to an identifier via software. This mapping ensures that the first and second work-items execute exactly the same data for exactly the same code without changes to the underlying hardware. By executing the first and second work-items independently, the underlying computation of the first and second work-item can be verified. Moreover, system performance is not substantially affected because the execution results of the first and second work-items are compared only at specified comparison points.

摘要翻译： 一种用于执行第一和第二工作项目的系统，方法和计算机程序产品，并且将第一工作项目的签名变量与第二工作项目的签名变量进行比较。 第一个和第二个工作项通过软件映射到一个标识符。 此映射确保第一个和第二个工作项完全相同的数据完全相同的代码，而不会更改底层硬件。 通过独立地执行第一和第二工作项目，可以验证第一和第二工件的基础计算。 此外，系统性能基本上不受影响，因为第一和第二工作项目的执行结果仅在指定的比较点进行比较。

公开(公告)号：US20140082413A1

公开(公告)日：2014-03-20

申请号：US14084023

申请日：2013-11-19

申请人： ABB TECHNOLOGY AG

发明人： Carlos Bilich

IPC分类号： G06F11/20

CPC分类号： G06F11/2028 ,  G06F11/1633 ,  G06F11/1654 ,  G06F11/1658 ,  G06F11/2025 ,  G06F11/2038 ,  G06F11/2041 ,  G06F11/2048 ,  G06F11/2097

摘要： Exemplary embodiments are directed to a system and method for maintaining continuous operation applications in spite of hardware faults, maintenance, or replacement. The system having at least two physically redundant controllers, each controller being configured to achieve at least one of high availability and functional safety and having at least one control unit which actively participates in a control loop, and n redundant units that are kept synchronized in a stand-by mode. The at least two controllers are configured such that software code recorded on a first of the at least two controllers is replicated among others of the at least two controllers. Moreover, each of the at least two controllers include central processing units (CPUs) has a plurality of cores arranged within a single piece of silicon.

摘要翻译： 示例性实施例涉及用于维持连续操作应用程序的系统和方法，尽管存在硬件故障，维护或替换。 所述系统具有至少两个物理冗余控制器，每个控制器被配置为实现高可用性和功能安全性中的至少一个，并且具有主动参与控制回路的至少一个控制单元，以及n个保持同步的冗余单元 待机模式。 所述至少两个控制器被配置为使得记录在所述至少两个控制器中的第一控制器上的软件代码被复制到所述至少两个控制器中的其他控制器中。 此外，至少两个控制器中的每一个包括中央处理单元（CPU），其具有布置在单片硅内的多个核。

公开(公告)号：US20130339788A1

公开(公告)日：2013-12-19

申请号：US13944988

申请日：2013-07-18

申请人： Invensys Systems, Inc.

发明人： Alan A. Gale ,  Andrew L. Kling ,  Mark E. Timperley ,  Lawrence T. Bass ,  John J. Lavallee ,  George W. Cranshaw ,  Alan M. Foskett

IPC分类号： G06F11/14

CPC分类号： G06F11/1412 ,  G05B9/03 ,  G06F11/1004 ,  G06F11/1402 ,  G06F11/1633 ,  G06F11/1658 ,  G06F11/1679 ,  G06F11/1683 ,  G06F11/2038

摘要： A dual redundant process controller is provided. The controller comprises a first processor, memory, and instance of a process control application stored in the first memory. The controller further comprises a second processor, memory, and instance of the process control application stored in the second memory. When executed by the first processor, the first application instance writes a first synchronization information to the second memory, reads a second synchronization information from the first memory, and, when the second synchronization information disagrees with the first synchronization information after passage of a predetermined time-out interval, performs a resynchronization function; and wherein, when executed by the second processor, the second application instance writes the second synchronization information to the first memory, reads the first synchronization information from the second memory, and, when the first synchronization information disagrees with the second synchronization information after passage of the predetermined time-out interval, performs the resynchronization function.

摘要翻译： 提供双冗余过程控制器。 控制器包括第一处理器，存储器和存储在第一存储器中的过程控制应用的实例。 控制器还包括第二处理器，存储器和存储在第二存储器中的过程控制应用的实例。 当由第一处理器执行时，第一应用实例将第一同步信息写入第二存储器，从第一存储器读取第二同步信息，并且当第二同步信息在经过预定时间后与第一同步信息不一致 -out间隔，执行重新同步功能; 并且其中，当由所述第二处理器执行时，所述第二应用实例将所述第二同步信息写入所述第一存储器，从所述第二存储器读取所述第一同步信息，并且当所述第一同步信息在所述第二同步信息经过之后与所述第二同步信息不一致时， 预定的超时间隔执行再同步功能。

公开(公告)号：US08516355B2

公开(公告)日：2013-08-20

申请号：US13029102

申请日：2011-02-16

申请人： Alan A. Gale ,  Andrew L. Kling ,  Mark E. Timperley ,  Lawrence T. Bass ,  John J. Lavallee ,  George W. Cranshaw ,  Alan M. Foskett

发明人： Alan A. Gale ,  Andrew L. Kling ,  Mark E. Timperley ,  Lawrence T. Bass ,  John J. Lavallee ,  George W. Cranshaw ,  Alan M. Foskett

IPC分类号： H03M13/00

CPC分类号： G06F11/1412 ,  G05B9/03 ,  G06F11/1004 ,  G06F11/1402 ,  G06F11/1633 ,  G06F11/1658 ,  G06F11/1679 ,  G06F11/1683 ,  G06F11/2038

摘要： A dual redundant process controller is provided. The controller comprises a first processor, memory, and instance of a process control application stored in the first memory. The controller further comprises a second processor, memory, and instance of the process control application stored in the second memory. When executed by the first processor, the first application instance writes a first synchronization information to the second memory, reads a second synchronization information from the first memory, and, when the second synchronization information disagrees with the first synchronization information after passage of a predetermined time-out interval, performs a resynchronization function; and wherein, when executed by the second processor, the second application instance writes the second synchronization information to the first memory, reads the first synchronization information from the second memory, and, when the first synchronization information disagrees with the second synchronization information after passage of the predetermined time-out interval, performs the resynchronization function.

摘要翻译： 提供双冗余过程控制器。 控制器包括第一处理器，存储器和存储在第一存储器中的过程控制应用的实例。 控制器还包括第二处理器，存储器和存储在第二存储器中的过程控制应用的实例。 当由第一处理器执行时，第一应用实例将第一同步信息写入第二存储器，从第一存储器读取第二同步信息，并且当第二同步信息在经过预定时间后与第一同步信息不一致 -out间隔，执行重新同步功能; 并且其中，当由所述第二处理器执行时，所述第二应用实例将所述第二同步信息写入所述第一存储器，从所述第二存储器读取所述第一同步信息，并且当所述第一同步信息在所述第二同步信息经过之后与所述第二同步信息不一致时， 预定的超时间隔执行再同步功能。

公开(公告)号：US08359529B2

公开(公告)日：2013-01-22

申请号：US11883454

申请日：2006-01-27

申请人： Yukio Maniwa ,  Hiroyoshi Sekino ,  Atsushi Terayama

发明人： Yukio Maniwa ,  Hiroyoshi Sekino ,  Atsushi Terayama

IPC分类号： G06F11/16

CPC分类号： G06F11/1683 ,  G05B19/0428 ,  G05B2219/24173 ,  G05B2219/24186 ,  G05B2219/24187 ,  G05B2219/25014 ,  G05B2219/25428 ,  G06F11/0796 ,  G06F11/1633 ,  G06F11/1637 ,  G06F11/1654 ,  G06F2201/88

摘要： A sending part sends a data generated by a second device from the second device to a first device. A data collating part collates the data sent from the sending part with a data generated by the first device, and determines that it is abnormal when a mismatch between these data occurs. Thus, a data generated by the first device is collated with a data generated by the second device and when a mismatch between these data occurs, it is determined that it is abnormal, so that abnormality can be detected surely.

摘要翻译： 发送部件将由第二设备生成的数据从第二设备发送到第一设备。 数据对照部分将从发送部发送的数据与由第一设备生成的数据进行比较，并且当发生这些数据之间的不匹配时，判定为异常。 因此，由第一装置产生的数据与由第二装置生成的数据进行核对，并且当发生这些数据之间的不匹配时，确定它是异常的，从而可以可靠地检测到异常。

公开(公告)号：US20120317576A1

公开(公告)日：2012-12-13

申请号：US13516313

申请日：2010-12-02

申请人： Bernd Mueller ,  Markus Ferch ,  Yorck Von Collani ,  Holger Banski

发明人： Bernd Mueller ,  Markus Ferch ,  Yorck Von Collani ,  Holger Banski

IPC分类号： G06F9/46

CPC分类号： G06F11/1695 ,  G06F11/0715 ,  G06F11/0724 ,  G06F11/0739 ,  G06F11/0757 ,  G06F11/1487 ,  G06F11/1633 ,  G06F11/1645 ,  G06F11/1654 ,  G06F11/1683 ,  G06F11/1687 ,  G06F11/1691 ,  G06F2201/83

摘要： A method for operating an arithmetic unit having at least two computation cores. One signature register which has multiple inputs is assigned in each case to at least two of the at least two computation cores. At least one task is executed by the at least two of the at least two computation cores, an algorithm is computed in each task, results computed by each computation core are written into the assigned signature register, and the results written into the signature registers are compared.

摘要翻译： 一种用于操作具有至少两个计算核心的运算单元的方法。 具有多个输入的一个签名寄存器在每种情况下分配给至少两个计算核心中的至少两个。 由至少两个计算核心中的至少两个执行至少一个任务，在每个任务中计算算法，由每个计算核心计算的结果被写入分配的签名寄存器，并且写入签名寄存器的结果是 比较。

公开(公告)号：US20120210198A1

公开(公告)日：2012-08-16

申请号：US13029102

申请日：2011-02-16

申请人： Alan A. Gale ,  Andrew L. Kling ,  Mark E. Timperley ,  Lawrence T. Bass ,  John J. Lavallee ,  George W. Cranshaw ,  Alan M. Foskett

发明人： Alan A. Gale ,  Andrew L. Kling ,  Mark E. Timperley ,  Lawrence T. Bass ,  John J. Lavallee ,  George W. Cranshaw ,  Alan M. Foskett

IPC分类号： G06F12/00 ,  G06F11/10 ,  H03M13/09

CPC分类号： G06F11/1412 ,  G05B9/03 ,  G06F11/1004 ,  G06F11/1402 ,  G06F11/1633 ,  G06F11/1658 ,  G06F11/1679 ,  G06F11/1683 ,  G06F11/2038

摘要： A dual redundant process controller is provided. The controller comprises a first processor, memory, and instance of a process control application stored in the first memory. The controller further comprises a second processor, memory, and instance of the process control application stored in the second memory. When executed by the first processor, the first application instance writes a first synchronization information to the second memory, reads a second synchronization information from the first memory, and, when the second synchronization information disagrees with the first synchronization information after passage of a predetermined time-out interval, performs a resynchronization function; and wherein, when executed by the second processor, the second application instance writes the second synchronization information to the first memory, reads the first synchronization information from the second memory, and, when the first synchronization information disagrees with the second synchronization information after passage of the predetermined time-out interval, performs the resynchronization function.

摘要翻译： 提供双冗余过程控制器。 控制器包括第一处理器，存储器和存储在第一存储器中的过程控制应用的实例。 控制器还包括第二处理器，存储器和存储在第二存储器中的过程控制应用的实例。 当由第一处理器执行时，第一应用实例将第一同步信息写入第二存储器，从第一存储器读取第二同步信息，并且当第二同步信息在经过预定时间后与第一同步信息不一致 -out间隔，执行重新同步功能; 并且其中，当由所述第二处理器执行时，所述第二应用实例将所述第二同步信息写入所述第一存储器，从所述第二存储器读取所述第一同步信息，并且当所述第一同步信息在所述第二同步信息经过之后与所述第二同步信息不一致时， 预定的超时间隔执行再同步功能。

公开(公告)号：US20110153883A1

公开(公告)日：2011-06-23

申请号：US12969144

申请日：2010-12-15

申请人： Dai KATO

发明人： Dai KATO

IPC分类号： G06F13/36

CPC分类号： G06F11/1645 ,  G06F11/1633 ,  G06F2201/83

摘要： A dual field instrument may include a first microprocessor that includes a first address bus and a first data bus and performs a first operation process, a second microprocessor that includes a second address bus and a second data bus performs a second operation process that is the same with the first operation process, a first code analysis unit that compresses and encodes histories of data on at least one of the first address bus and the first data bus to generate a first code, a second code analysis unit that compresses and encodes histories of data on at least one of the second address bus and the second data bus to generate a second code, and a first collating unit that collates the first code with the second code so as to determine whether or not the first code corresponds with the second code.

摘要翻译： 双场仪器可以包括包括第一地址总线和第一数据总线并执行第一操作处理的第一微处理器，包括第二地址总线的第二微处理器和第二数据总线执行相同的第二操作过程 在第一操作过程中，第一代码分析单元在第一地址总线和第一数据总线中的至少一个上压缩和编码数据历史以产生第一代码;第二代码分析单元，压缩和编码数据历史 在第二地址总线和第二数据总线中的至少一个上产生第二代码，以及第一对照单元，其将第一代码与第二代码进行比较，以便确定第一代码是否对应于第二代码。

公开(公告)号：US07861228B2

公开(公告)日：2010-12-28

申请号：US11075991

申请日：2005-03-09

申请人： Benjamin Daniel Osecky ,  Blaine Douglas Gaither

发明人： Benjamin Daniel Osecky ,  Blaine Douglas Gaither

IPC分类号： G01R31/28

CPC分类号： G06F11/1633 ,  G06F11/00 ,  G06F11/1438 ,  G06F11/1497 ,  G06F11/30 ,  G08C25/00 ,  H04L1/00

摘要： A method for detecting computational errors in a digital processor executing a program. The program is divided into a plurality of computation sections, and two functionally identical code segments, respectively comprising a primary segment and a secondary segment, are generated for one of the computation sections. The primary segment is executed, after which a temporal diversity timer is started. The secondary segment is then executed upon expiration of the timer. The respective results of execution of the primary segment and the secondary segment are compared after completion of execution of the secondary segment, and an error indication is provided if the respective results are not identical.

摘要翻译： 一种用于检测执行程序的数字处理器中的计算错误的方法。 该程序被分成多个计算部分，并且为一个计算部分生成分别包括主分段和次分段的两个功能相同的代码段。 执行主分段，之后开始时间分集计时器。 然后在定时器到期后执行次级段。 在次级段的执行完成之后比较主段和次段的执行的相应结果，并且如果各个结果不相同，则提供错误指示。