公开(公告)号：US07648886B2

公开(公告)日：2010-01-19

申请号：US10341863

申请日：2003-01-14

申请人： Minh-Van Ngo ,  Qi Xiang ,  Paul R. Besser ,  Eric N. Paton ,  Ming-Ren Lin

发明人： Minh-Van Ngo ,  Qi Xiang ,  Paul R. Besser ,  Eric N. Paton ,  Ming-Ren Lin

IPC分类号： H01L21/762

CPC分类号： H01L21/76224

摘要： A method of manufacturing an integrated circuit (IC) utilizes a shallow trench isolation (STI) technique. The shallow trench isolation technique is used in strained silicon (SMOS) process. The liner for the trench is formed to in a low temperature process which reduces germanium outgassing. The low temperature process can be a UVO, ALD, CVD, PECVD, or HDP process.

摘要翻译： 集成电路（IC）的制造方法利用浅沟槽隔离（STI）技术。 浅沟槽隔离技术用于应变硅（SMOS）工艺。 用于沟槽的衬垫形成为能够减少锗除气的低温过程。 低温过程可以是UVO，ALD，CVD，PECVD或HDP工艺。

公开(公告)号：US07416925B2

公开(公告)日：2008-08-26

申请号：US11677404

申请日：2007-02-21

申请人： Ming-Ren Lin ,  Bin Yu

发明人： Ming-Ren Lin ,  Bin Yu

IPC分类号： H01L21/00

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/78687

摘要： A semiconductor device includes a substrate and an insulating layer on the substrate. The semiconductor device also includes a fin structure formed on the insulating layer, where the fin structure includes first and second side surfaces, a dielectric layer formed on the first and second side surfaces of the fin structure, a first gate electrode formed adjacent the dielectric layer on the first side surface of the fin structure, a second gate electrode formed adjacent the dielectric layer on the second side surface of the fin structure, and a doped structure formed on an upper surface of the fin structure in the channel region of the semiconductor device.

摘要翻译： 半导体器件包括衬底和衬底上的绝缘层。 半导体器件还包括形成在绝缘层上的翅片结构，其中鳍结构包括第一和第二侧表面，形成在鳍结构的第一和第二侧表面上的电介质层，形成在电介质层附近的第一栅电极 在翅片结构的第一侧表面上形成与鳍结构的第二侧表面上的电介质层相邻的第二栅电极，以及在半导体器件的沟道区中形成在鳍结构的上表面上的掺杂结构 。

公开(公告)号：US07250645B1

公开(公告)日：2007-07-31

申请号：US10761374

申请日：2004-01-22

申请人： Haihong Wang ,  Shibly S. Ahmed ,  Ming-Ren Lin ,  Bin Yu

发明人： Haihong Wang ,  Shibly S. Ahmed ,  Ming-Ren Lin ,  Bin Yu

IPC分类号： H01L29/76 ,  H01L27/08

CPC分类号： H01L29/785 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/7842

摘要： A fin field effect transistor (FinFET) includes a reversed T-shaped fin. The FinFET further includes source and drain regions formed adjacent the reversed T-shaped fin. The FinFET further includes a dielectric layer formed adjacent surfaces of the fin and a gate formed adjacent the dielectric layer.

摘要翻译： 翅片场效应晶体管（FinFET）包括反转的T形翅片。 FinFET还包括邻近反转的T形翅片形成的源极和漏极区域。 FinFET还包括邻近散热片表面形成的电介质层和邻近电介质层形成的栅极。

公开(公告)号：US07238591B1

公开(公告)日：2007-07-03

申请号：US10973871

申请日：2004-10-26

申请人： Ming-Ren Lin

发明人： Ming-Ren Lin

IPC分类号： H01L21/84

CPC分类号： H01L21/76256 ,  H01L21/84 ,  Y10S438/928

摘要： A method of forming a silicon-on-insulator substrate is disclosed, including providing a silicon substrate; depositing a first insulation layer over the silicon substrate; forming a conductive layer over the first insulation layer to a first structure; providing a second structure comprising a silicon device layer and a second insulation layer; bonding the first structure and the second structure together so that the conductive layer is located between the first and second insulation layers; and removing a portion of the silicon device layer thereby providing the silicon-on-insulator substrate having two discrete insulation layers. In one embodiment, the method further includes forming at least one conductive plug through the silicon substrate and the first insulation layer and/or the second insulation layer so as to contact the conductive layer. Methods of facilitating heat removal from the device layer are disclosed.

摘要翻译： 公开了一种形成绝缘体上硅衬底的方法，包括提供硅衬底; 在所述硅衬底上沉积第一绝缘层; 在所述第一绝缘层上形成导电层至第一结构; 提供包括硅器件层和第二绝缘层的第二结构; 将第一结构和第二结构结合在一起，使得导电层位于第一和第二绝缘层之间; 以及去除硅器件层的一部分，从而提供具有两个离散绝缘层的绝缘体上硅衬底。 在一个实施例中，该方法还包括通过硅衬底和第一绝缘层和/或第二绝缘层形成至少一个导电插塞，以便与导电层接触。 公开了促进从器件层去除热的方法。

公开(公告)号：US06962857B1

公开(公告)日：2005-11-08

申请号：US10358966

申请日：2003-02-05

申请人： Minh-Van Ngo ,  Ming-Ren Lin ,  Eric N. Paton ,  Haihong Wang ,  Qi Xiang ,  Jung-Suk Goo

发明人： Minh-Van Ngo ,  Ming-Ren Lin ,  Eric N. Paton ,  Haihong Wang ,  Qi Xiang ,  Jung-Suk Goo

IPC分类号： H01L21/76 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L21/76224 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823878

摘要： A method of manufacturing an integrated circuit (IC) utilizes a shallow trench isolation (STI) technique. The shallow trench isolation technique is used in a strained silicon (SMOS) process. The liner for the trench is formed from a layer deposited in a low temperature process which reduces germanium outgassing. The low temperature process can be an LPCVD. An annealing step can be utilized to form the liner.

摘要翻译： 集成电路（IC）的制造方法利用浅沟槽隔离（STI）技术。 浅沟槽隔离技术用于应变硅（SMOS）工艺。 用于沟槽的衬垫由沉积在低温过程中的层形成，其减少锗除气。 低温过程可以是LPCVD。 可以使用退火步骤来形成衬垫。

公开(公告)号：US06905971B1

公开(公告)日：2005-06-14

申请号：US10331938

申请日：2002-12-30

申请人： Cyrus Tabery ,  Chih-Yuh Yang ,  William G. En ,  Joong S. Jeon ,  Minh Van Ngo ,  Ming-Ren Lin

发明人： Cyrus Tabery ,  Chih-Yuh Yang ,  William G. En ,  Joong S. Jeon ,  Minh Van Ngo ,  Ming-Ren Lin

IPC分类号： H01L21/302 ,  H01L21/311 ,  H01L21/461

CPC分类号： H01L21/31116 ,  H01L21/31122

摘要： In one embodiment, the present invention relates to a method for pre-treating and etching a dielectric layer in a semiconductor device comprising the steps of: (A) pre-treating one or more exposed portions of a dielectric layer with a plasma in a plasma etching tool to increase removal rate of the one or more exposed portions upon etching; and (B) removing the one or more exposed portions of the dielectric layer in the same plasma etching tool of step (A) via plasma etching.

摘要翻译： 在一个实施例中，本发明涉及一种用于在半导体器件中预处理和蚀刻电介质层的方法，包括以下步骤：（A）用等离子体中的等离子体预处理介电层的一个或多个暴露部分 蚀刻工具，以在蚀刻时增加一个或多个暴露部分的去除速率; 和（B）通过等离子体蚀刻在步骤（A）的相同等离子体蚀刻工具中去除介电层的一个或多个暴露部分。

公开(公告)号：US06852576B2

公开(公告)日：2005-02-08

申请号：US10825175

申请日：2004-04-16

申请人： Ming-Ren Lin ,  Haihong Wang ,  Bin Yu

发明人： Ming-Ren Lin ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786 ,  H01L21/84

CPC分类号： H01L29/785 ,  H01L21/823412 ,  H01L21/823437 ,  H01L27/088 ,  H01L29/66795 ,  H01L29/7842

摘要： A method forms fin structures for a semiconductor device. The method includes forming a first fin structure including a dielectric material and including a first side surface and a second side surface; forming a second fin structure adjacent the first side surface of the first fin structure; and forming a third fin structure adjacent the second side surface of the first fin structure. The second fin structure and the third fin structure are formed of a different material than the first fin structure.

摘要翻译： 一种形成半导体器件的鳍结构的方法。 该方法包括形成包括电介质材料并包括第一侧表面和第二侧表面的第一鳍结构; 在所述第一翅片结构的第一侧表面附近形成第二鳍结构; 以及在所述第一翅片结构的所述第二侧表面附近形成第三鳍​​结构。 第二翅片结构和第三翅片结构由与第一翅片结构不同的材料形成。

公开(公告)号：US06619878B2

公开(公告)日：2003-09-16

申请号：US09800235

申请日：2001-03-02

申请人： Shyh-Jen Wang ,  Ming-Ren Lin ,  Shyh-Yau Wang ,  Su-Chen Chen

发明人： Shyh-Jen Wang ,  Ming-Ren Lin ,  Shyh-Yau Wang ,  Su-Chen Chen

IPC分类号： E05B908

CPC分类号： F16B2/18 ,  Y10T403/535 ,  Y10T403/7067

摘要： A fastening device includes a holding base capable of sliding or rotating on a rod or column, a driving bolt rotatably coupled with a thrusting block rotatably engaged in the holding base having a driving wedge face formed on the thrusting block, and a follower block movably reciprocating in the holding base having a follower wedge face formed on the follower block and tangentially engageable with the driving wedge face of the thrusting block; whereby upon a rotation of the driving bolt to inwardly push the thrusting block in the holding base, the follower block will be thrusted by the driving block to interfere in a rod (or column) surface for quickly, ergonomically and firmly fastening the rod (or column) within the holding base.

公开(公告)号：US06534379B1

公开(公告)日：2003-03-18

申请号：US10051698

申请日：2002-01-18

申请人： Philip Fisher ,  Ming-Ren Lin ,  Matthew S. Buynoski

发明人： Philip Fisher ,  Ming-Ren Lin ,  Matthew S. Buynoski

IPC分类号： H01L2176

CPC分类号： H01L21/76264 ,  H01L21/76283

摘要： A method of making a semiconductor device and a method of isolation of active islands on a silicon-on-insulator semiconductor device, comprising the steps of providing a silicon-on-insulator semiconductor wafer having a silicon active layer, a dielectric isolation layer and a silicon substrate, in which the silicon active layer is formed on the dielectric isolation layer and the dielectric isolation layer is formed on the silicon substrate; forming an isolation trench, the isolation trench defining an active island in the silicon active layer; rounding at least one corner in the active island by application of a high RF bias power high density plasma; and filling the isolation trench with a dielectric trench isolation material by application of a low RF bias power high density plasma. In one embodiment, the rounding step comprises application of a HDP under etching conditions, and the filling step comprises application of a HDP under deposition conditions.

摘要翻译： 一种制造半导体器件的方法以及在绝缘体上硅半导体器件上隔离有源岛的方法，包括以下步骤：提供具有硅有源层，介电隔离层和绝缘体隔离层的绝缘体上半导体晶片， 在硅衬底上形成硅介质隔离层上的硅有源层和电介质隔离层的硅衬底; 形成隔离沟槽，所述隔离沟槽在所述硅有源层中限定有源岛; 通过应用高RF偏置功率的高密度等离子体使活动岛中的至少一个角落四舍五入; 以及通过施加低RF偏置功率的高密度等离子体，用绝缘沟槽隔离材料填充隔离沟槽。 在一个实施例中，舍入步骤包括在蚀刻条件下施加HDP，并且填充步骤包括在沉积条件下施加HDP。

公开(公告)号：US06492249B2

公开(公告)日：2002-12-10

申请号：US09304129

申请日：1999-05-03

申请人： Qi Xiang ,  Matthew S. Buynoski ,  Ming-Ren Lin

发明人： Qi Xiang ,  Matthew S. Buynoski ,  Ming-Ren Lin

IPC分类号： H01L213205

CPC分类号： H01L21/76897 ,  H01L21/28194 ,  H01L21/28211 ,  H01L21/31658 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： A method of fabricating a transistor having shallow source and drain extensions utilizes a self-aligned contact. The drain extensions are provided through an opening between a contact area and the gate structure. A high-K gate dielectric material can be utilized. P-MOS and N-MOS transistors can be created according to the disclosed method.

摘要翻译： 制造具有浅源极和漏极延伸的晶体管的方法利用自对准接触。 漏极延伸部分通过接触区域和栅极结构之间的开口提供。 可以使用高K栅介电材料。 可以根据所公开的方法创建P-MOS和N-MOS晶体管。