公开(公告)号：US20100035403A1

公开(公告)日：2010-02-11

申请号：US12187415

申请日：2008-08-07

申请人： Brennan J. Brown ,  James R. Elliott ,  Alvin J. Joseph ,  Edward J. Nowak

发明人： Brennan J. Brown ,  James R. Elliott ,  Alvin J. Joseph ,  Edward J. Nowak

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/76283 ,  H01L21/764 ,  H01L27/12

摘要： Disclosed are embodiments of a semiconductor structure, a design structure for the semiconductor structure and a method of forming the semiconductor structure. The embodiments reduce harmonics and improve isolation between the active semiconductor layer and the substrate of a semiconductor-on-insulator (SOI) wafer. Specifically, the embodiments incorporate a trench isolation region extending to a fully or partially amorphized region of the wafer substrate. The trench isolation region is positioned outside lateral boundaries of at least one integrated circuit device located at or above the active semiconductor layer of the SOI wafer and, thereby improves isolation. The fully or partially amorphized region of the substrate reduces substrate mobility, which reduces the charge layer at the substrate/BOX interface and, thereby reduces harmonics. Optionally, the embodiments can incorporate an air gap between the wafer substrate and integrated circuit device(s) in order to further improve isolation.

摘要翻译： 公开了半导体结构的实施例，半导体结构的设计结构和形成半导体结构的方法。 这些实施例减少谐波并改善有源半导体层和绝缘体上半导体（SOI）晶片的衬底之间的隔离。 具体地，实施例结合了延伸到晶片衬底的完全或部分非晶化区域的沟槽隔离区域。 沟槽隔离区位于位于SOI晶片的有源半导体层之上或之上的至少一个集成电路器件的横向边界的外侧，从而提高了隔离度。 衬底的完全或部分非晶化区域降低衬底迁移率，这降低了衬底/ BOX界面处的电荷层，从而减少了谐波。 可选地，实施例可以在晶片衬底和集成电路器件之间并入气隙，以进一步改善隔离。

公开(公告)号：US20090250739A1

公开(公告)日：2009-10-08

申请号：US12099316

申请日：2008-04-08

申请人： Jeffrey B. Johnson ,  Alvin J. Joseph ,  Robert M. Rassel ,  Yun Shi

发明人： Jeffrey B. Johnson ,  Alvin J. Joseph ,  Robert M. Rassel ,  Yun Shi

IPC分类号： H01L29/93 ,  H01L21/329

CPC分类号： H01L29/93

摘要： Device structures with hyper-abrupt p-n junctions, methods of forming hyper-abrupt p-n junctions, and design structures for an integrated circuit containing devices structures with hyper-abrupt p-n junctions. The hyper-abrupt p-n junction is defined in a SOI substrate by implanting a portion of a device layer to have one conductivity type and then implanting a portion of this doped region to have an opposite conductivity type. The counterdoping defines the hyper-abrupt p-n junction. A gate structure carried on a top surface of the device layer operates as a hard mask during the ion implantations to assist in defining a lateral boundary for the hyper-abrupt-n junction.

摘要翻译： 具有超突变p-n结的器件结构，形成超突变p-n结的方法以及包含具有超突变p-n结的器件结构的集成电路的设计结构。 通过将器件层的一部分注入具有一种导电类型，然后将该掺杂区域的一部分注入具有相反的导电型，在SOI衬底中限定超突变p-n结。 反渗透定义了超突变p-n结。 在离子注入期间，在器件层的顶表面上承载的栅极结构作为硬掩模进行操作，以有助于限定超突变n结的横向边界。

公开(公告)号：US20090146247A1

公开(公告)日：2009-06-11

申请号：US12371662

申请日：2009-02-16

申请人： Mete Erturk ,  Alvin J. Joseph ,  Anthony K. Stamper

发明人： Mete Erturk ,  Alvin J. Joseph ,  Anthony K. Stamper

IPC分类号： H01L29/70

CPC分类号： H01L23/5225 ,  H01L2924/0002 ,  H01L2924/00

摘要： A ground shield is disclosed that includes a ‘cheesed’ metal positioned within a dielectric layer and a metal region positioned within a first metal level over the cheesed metal. The ground shield can have different forms depending on the metal used, and provisions are made to prevent diffusion of copper (Cu) when that is used as the metal in the cheese metal of the ground shield. The ground shield provides a low resistance, very thick metal at a first metal (M1) level for passive RF elements in conjunction with the standard back-end-of-line (BEOL) integration. The invention also includes a method of forming the ground shield.

摘要翻译： 公开了一种接地屏蔽，其包括位于电介质层内的“干酪”金属和位于干酪金属上的第一金属层内的金属区域。 接地屏蔽可以根据所使用的金属具有不同的形式，并且当用作接地屏蔽的奶酪金属中的金属时，设置防止铜（Cu）的扩散。 接地屏蔽为第一金属（M1）级别提供低电阻，非常厚的金属，用于与标准后端（BEOL）集成结合的无源RF元件。 本发明还包括形成接地屏蔽的方法。

公开(公告)号：US20090101887A1

公开(公告)日：2009-04-23

申请号：US11876787

申请日：2007-10-23

申请人： Erik M. Dahlstrom ,  Alvin J. Joseph ,  Robert M. Rassel ,  David C. Sheridan

发明人： Erik M. Dahlstrom ,  Alvin J. Joseph ,  Robert M. Rassel ,  David C. Sheridan

IPC分类号： H01L29/12 ,  H01L21/329

CPC分类号： H01L29/93 ,  H01L29/155 ,  H01L29/165

摘要： Methods and heterostructure barrier varactor (HBV) diodes optimized for application with frequency multipliers at providing outputs at submillimeter wave frequencies and above. The HBV diodes include a silicon-containing substrate, an electrode over the silicon-containing substrate, and one or more heterojunction quantum wells of alternating layers of Si and SiGe of one or more electrodes of the diode. Each SiGe quantum well preferably has a floating SiGe layer between adjacent SiGe gradients followed by adjacent Si layers, such that, a single homogeneous structure is provided characterized by having no distinct separations. The plurality of Si/SiGe heterojunction quantum wells may be symmetric or asymmetric.

摘要翻译： 优化的方法和异质结构屏障变容二极管（HBV）二极管，用于在亚毫米波频率及以上提供输出的频率乘法器。 HBV二极管包括含硅衬底，位于含硅衬底上的电极以及二极管的一个或多个电极的Si和SiGe的交替层的一个或多个异质结量子阱。 每个SiGe量子阱优选地在相邻SiGe梯度之间具有相邻SiGe梯度之间的浮动SiGe层，随后是相邻的Si层，使得提供单一的均匀结构，其特征在于没有明显的分离。 多个Si / SiGe异质结量子阱可以是对称的或不对称的。

公开(公告)号：US07501690B2

公开(公告)日：2009-03-10

申请号：US10908354

申请日：2005-05-09

申请人： Mete Erturk ,  Alvin J. Joseph ,  Anthony K. Stamper

发明人： Mete Erturk ,  Alvin J. Joseph ,  Anthony K. Stamper

IPC分类号： H01L29/70

CPC分类号： H01L23/5225 ,  H01L2924/0002 ,  H01L2924/00

摘要： A ground shield is disclosed that includes a ‘cheesed’ metal positioned within a dielectric layer and a metal region positioned within a first metal level over the cheesed metal. The ground shield can have different forms depending on the metal used, and provisions are made to prevent diffusion of copper (Cu) when that is used as the metal in the cheese metal of the ground shield. The ground shield provides a low sheet resistance, very thick metal at a first metal (M1) level for passive RF elements in conjunction with the standard back-end-of-line (BEOL) integration. The invention also includes a method of forming the ground shield.

摘要翻译： 公开了一种接地屏蔽，其包括位于电介质层内的“干酪”金属和位于干酪金属上的第一金属层内的金属区域。 接地屏蔽可以根据所使用的金属具有不同的形式，并且当用作接地屏蔽的奶酪金属中的金属时，设置防止铜（Cu）的扩散。 接地屏蔽层为标准后端（BEOL）集成的无源RF元件提供了第一金属（M1）级别的低电阻，非常厚的金属。 本发明还包括形成接地屏蔽的方法。

公开(公告)号：US20090039522A1

公开(公告)日：2009-02-12

申请号：US10596573

申请日：2003-12-16

申请人： Zhong-Xiang He ,  Bradley A. Orner ,  Vidhya Ramachandran ,  Alvin J. Joseph ,  Stephen A. St. Onge ,  Ping-Chuan Wang

发明人： Zhong-Xiang He ,  Bradley A. Orner ,  Vidhya Ramachandran ,  Alvin J. Joseph ,  Stephen A. St. Onge ,  Ping-Chuan Wang

IPC分类号： H01L23/52

CPC分类号： H01L21/76838 ,  H01L21/76802 ,  H01L21/8249 ,  H01L23/485 ,  H01L23/5389 ,  H01L27/0623 ,  H01L2924/0002 ,  H01L2924/00

摘要： Disclosed is a method and structure for an integrated circuit structure that includes a plurality of complementary metal oxide semiconductor (CMOS) transistors and a plurality of vertical bipolar transistors positioned on a single substrate. The vertical bipolar transistors are taller devices than the CMOS transistors. In this structure, a passivating layer is positioned above the substrate, and between the vertical bipolar transistors and the CMOS transistors. A wiring layer is above the passivating layer. The vertical bipolar transistors are in direct contact with the wiring layer and the CMOS transistors are connected to the wiring layer by contacts extending through the passivating layer.

摘要翻译： 公开了一种集成电路结构的方法和结构，其包括多个互补金属氧化物半导体（CMOS）晶体管和位于单个衬底上的多个垂直双极晶体管。 垂直双极晶体管比CMOS晶体管更高的器件。 在该结构中，钝化层位于衬底上方，并且位于垂直双极晶体管和CMOS晶体管之间。 布线层位于钝化层的上方。 垂直双极晶体管与布线层直接接触，并且CMOS晶体管通过延伸穿过钝化层的触点连接到布线层。

公开(公告)号：US09070651B2

公开(公告)日：2015-06-30

申请号：US13309829

申请日：2011-12-02

申请人： Alan B. Botula ,  Alvin J. Joseph ,  Randy L. Wolf

发明人： Alan B. Botula ,  Alvin J. Joseph ,  Randy L. Wolf

IPC分类号： G06F17/50 ,  H01L27/06 ,  H01L21/66 ,  G01R31/28

CPC分类号： H01L22/34 ,  G01R31/2884 ,  G06F17/5063 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

摘要： A non-linear kerf monitor, methods of manufacture and design structures are provided. The structure includes a coplanar waveguide provided in a kerf of a wafer between a first chip and a second chip. The structure further includes a shunt switch and a series switch coupled to the coplanar waveguide.

摘要翻译： 提供非线性切口监视器，制造方法和设计结构。 该结构包括设置在第一芯片和第二芯片之间的晶片的切口中的共面波导。 该结构还包括耦合到共面波导的分流开关和串联开关。

公开(公告)号：US20130200521A1

公开(公告)日：2013-08-08

申请号：US13367895

申请日：2012-02-07

申请人： Hanyi Ding ,  Jeffrey P. Gambino ,  Zhong-Xiang He ,  Alvin J. Joseph ,  Anthony K. Stamper ,  Timothy D. Sullivan

发明人： Hanyi Ding ,  Jeffrey P. Gambino ,  Zhong-Xiang He ,  Alvin J. Joseph ,  Anthony K. Stamper ,  Timothy D. Sullivan

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L23/5227 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/645 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/00

摘要： Back-end-of-line (BEOL) wiring structures and inductors, methods for fabricating BEOL wiring structures and inductors, and design structures for a BEOL wiring structure or an inductor. A feature, which may be a trench or a wire, is formed that includes a sidewall intersecting a top surface of a dielectric layer. A surface layer is formed on the sidewall of the feature. The surface layer is comprised of a conductor and has a thickness selected to provide a low resistance path for the conduction of a high frequency signal.

摘要翻译： 后端（BEOL）布线结构和电感器，BEOL布线结构和电感器的制造方法以及BEOL布线结构或电感器的设计结构。 形成可以是沟槽或导线的特征，其包括与电介质层的顶表面相交的侧壁。 表面层形成在特征的侧壁上。 表面层由导体构成，其厚度被选择为提供用于传导高频信号的低电阻路径。

公开(公告)号：US20130196493A1

公开(公告)日：2013-08-01

申请号：US13363603

申请日：2012-02-01

申请人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph ,  Kenneth F. McAvey ,  Gerd Pfeiffer ,  Richard A. Phelps

发明人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph ,  Kenneth F. McAvey ,  Gerd Pfeiffer ,  Richard A. Phelps

IPC分类号： H01L21/265

CPC分类号： H01L21/76254

摘要： Silicon-on-insulator (SOI) structures and related methods of forming such structures. In one case, a method includes providing a silicon-on-insulator (SOI) handle substrate having: a substantially uniform resistivity profile along a depth of the handle substrate; and an interstitial oxygen (Oi) concentration of less than approximately 10 parts per million atoms (ppma). The method further includes counter-doping a surface region of the handle, causing the surface region to have a resistivity greater than approximately 3 kOhm-cm, and joining the surface region of the handle substrate with a donor wafer.

摘要翻译： 绝缘体上硅（SOI）结构和形成这种结构的相关方法。 在一种情况下，一种方法包括提供绝缘体上硅（SOI）手柄衬底，其具有：沿着手柄衬底的深度的基本均匀的电阻率分布; 和间隙氧（Oi）浓度小于约10ppm（ppma）。 所述方法还包括对所述手柄的表面区域进行反掺杂，使所述表面区域具有大于约3kOhm-cm的电阻率，并且将所述手柄衬底的表面区域与施主晶片接合。

公开(公告)号：US20130168835A1

公开(公告)日：2013-07-04

申请号：US13342697

申请日：2012-01-03

申请人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph

发明人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph

IPC分类号： H01L23/58 ,  H01L21/762

CPC分类号： H01L29/16 ,  H01L21/76254

摘要： A semiconductor structure and a method of forming the same. In one embodiment, a method of forming a silicon-on-insulator (SOI) wafer substrate includes: providing a handle substrate; forming a high resistivity material layer over the handle substrate, the high resistivity material layer including one of an amorphous silicon carbide (SiC), a polycrystalline SiC, an amorphous diamond, or a polycrystalline diamond; forming an insulator layer over the high resistivity material layer; and bonding a donor wafer to a top surface of the insulator layer to form the SOI wafer substrate.

摘要翻译： 半导体结构及其形成方法。 在一个实施例中，形成绝缘体上硅（SOI）晶片衬底的方法包括：提供处理衬底; 在所述手柄衬底上形成高电阻率材料层，所述高电阻率材料层包括非晶碳化硅（SiC），多晶SiC，无定形金刚石或多晶金刚石中的一种; 在所述高电阻率材料层上形成绝缘体层; 并将施主晶片接合到绝缘体层的顶表面以形成SOI晶片衬底。