公开(公告)号：US09057923B2

公开(公告)日：2015-06-16

申请号：US13163528

申请日：2011-06-17

申请人： Chong Sup Chang ,  Yoonho Khang ,  Changoh Jeong ,  Sehwan Yu ,  Sangho Park ,  Su-Hyoung Kang ,  Hyungjun Kim ,  Honglong Ning ,  Jinho Hwang ,  Myounggeun Cha ,  Youngki Shin

发明人： Chong Sup Chang ,  Yoonho Khang ,  Changoh Jeong ,  Sehwan Yu ,  Sangho Park ,  Su-Hyoung Kang ,  Hyungjun Kim ,  Honglong Ning ,  Jinho Hwang ,  Myounggeun Cha ,  Youngki Shin

IPC分类号： G02F1/136 ,  G02F1/1343 ,  G02F1/1362

CPC分类号： G02F1/136286 ,  G02F2001/136236 ,  G02F2001/136295 ,  G02F2201/123 ,  Y10T29/49155

摘要： A wire is provided on an insulating substrate to have a first thickness in a first area and a second thickness smaller than the first thickness in a second area except for the first area. A display apparatus includes the wire. The wire is formed by forming a first conductive layer and a second conductive layer on the insulating substrate and etching the first and second conductive layers using photoresist layer patterns having different thicknesses.

摘要翻译： 在除了第一区域之外的第二区域中，在绝缘基板上设置有具有在第一区域中的第一厚度和小于第一厚度的第二厚度的布线。 显示装置包括线。 通过在绝缘基板上形成第一导电层和第二导电层并使用具有不同厚度的光致抗蚀剂层图案蚀刻第一和第二导电层来形成导线。

公开(公告)号：US20130032794A1

公开(公告)日：2013-02-07

申请号：US13367076

申请日：2012-02-06

申请人： Yong Su LEE ,  Yoon Ho KHANG ,  Se Hwan YU ,  Chong Sup CHANG

发明人： Yong Su LEE ,  Yoon Ho KHANG ,  Se Hwan YU ,  Chong Sup CHANG

IPC分类号： H01L29/786 ,  B82Y99/00

CPC分类号： H01L29/458 ,  H01L29/45 ,  H01L29/78618 ,  H01L29/7869

摘要： Provided is a thin film transistor and thin film transistor panel array. The thin film transistor includes: a substrate; a gate electrode disposed on the substrate; a semiconductor layer disposed on the substrate and partially overlapping with the gate electrode; a source electrode and a drain electrode spaced apart from each other with respect to a channel region of the semiconductor layer; an insulating layer disposed between the gate electrode and the semiconductor layer; and a barrier layer disposed between the semiconductor layer and the source electrode and between the semiconductor layer and the drain electrode, in which the barrier layer comprises graphene. An ohmic contact is provided based on the type of material used for the semiconductor layer.

摘要翻译： 提供了一种薄膜晶体管和薄膜晶体管阵列阵列。 薄膜晶体管包括：基板; 设置在所述基板上的栅电极; 设置在所述基板上并与所述栅电极部分重叠的半导体层; 源电极和漏电极相对于半导体层的沟道区彼此分开; 设置在所述栅电极和所述半导体层之间的绝缘层; 以及设置在所述半导体层和所述源电极之间以及所述半导体层和所述漏电极之间的阻挡层，其中所述阻挡层包括石墨烯。 基于用于半导体层的材料的类型提供欧姆接触。

公开(公告)号：US08846514B2

公开(公告)日：2014-09-30

申请号：US13559931

申请日：2012-07-27

申请人： Sang Ho Park ,  Yoon Ho Khang ,  Se Hwan Yu ,  Yong Su Lee ,  Chong Sup Chang ,  Myoung Geun Cha ,  Hyun Jae Na

发明人： Sang Ho Park ,  Yoon Ho Khang ,  Se Hwan Yu ,  Yong Su Lee ,  Chong Sup Chang ,  Myoung Geun Cha ,  Hyun Jae Na

IPC分类号： H01L29/786 ,  H01L21/28 ,  H01L27/12

CPC分类号： H01L27/124 ,  H01L27/1214 ,  H01L29/41758 ,  H01L29/458 ,  H01L29/78642 ,  H01L29/78669 ,  H01L29/78678

摘要： A thin film transistor array panel according to an exemplary embodiment of the present disclosure includes: an insulating substrate; a gate electrode disposed on the insulating substrate; a gate insulating layer disposed on the gate electrode; a semiconductor disposed on the gate insulating layer; a source electrode and a drain electrode disposed on the semiconductor; an ohmic contact layer disposed at an interface between at least one of the source and drain electrodes and the semiconductor. Surface heights of the source and drain electrodes different, while surface heights of the semiconductor and the ohmic contact layer are the same. The ohmic contact layer is made of a silicide of a metal used for the source and drain electrodes.

摘要翻译： 根据本公开的示例性实施例的薄膜晶体管阵列面板包括：绝缘基板; 设置在所述绝缘基板上的栅电极; 设置在栅电极上的栅极绝缘层; 设置在所述栅极绝缘层上的半导体; 设置在半导体上的源电极和漏电极; 欧姆接触层设置在源电极和漏电极中的至少一个与半导体之间的界面处。 源极和漏极的表面高度不同，而半导体和欧姆接触层的表面高度相同。 欧姆接触层由用于源极和漏极的金属的硅化物制成。

公开(公告)号：US08653515B2

公开(公告)日：2014-02-18

申请号：US13367076

申请日：2012-02-06

申请人： Yong-Su Lee ,  Yoon Ho Khang ,  Se Hwan Yu ,  Chong Sup Chang

发明人： Yong-Su Lee ,  Yoon Ho Khang ,  Se Hwan Yu ,  Chong Sup Chang

IPC分类号： H01L29/10

CPC分类号： H01L29/458 ,  H01L29/45 ,  H01L29/78618 ,  H01L29/7869

摘要： Provided is a thin film transistor and thin film transistor panel array. The thin film transistor includes: a substrate; a gate electrode disposed on the substrate; a semiconductor layer disposed on the substrate and partially overlapping with the gate electrode; a source electrode and a drain electrode spaced apart from each other with respect to a channel region of the semiconductor layer; an insulating layer disposed between the gate electrode and the semiconductor layer; and a barrier layer disposed between the semiconductor layer and the source electrode and between the semiconductor layer and the drain electrode, in which the barrier layer comprises graphene. An ohmic contact is provided based on the type of material used for the semiconductor layer.

摘要翻译： 提供了一种薄膜晶体管和薄膜晶体管阵列阵列。 薄膜晶体管包括：基板; 设置在所述基板上的栅电极; 设置在所述基板上并与所述栅电极部分重叠的半导体层; 源电极和漏电极相对于半导体层的沟道区彼此分开; 设置在所述栅电极和所述半导体层之间的绝缘层; 以及设置在所述半导体层和所述源电极之间以及所述半导体层和所述漏电极之间的阻挡层，其中所述阻挡层包括石墨烯。 基于用于半导体层的材料的类型提供欧姆接触。

公开(公告)号：US08575031B2

公开(公告)日：2013-11-05

申请号：US13349487

申请日：2012-01-12

申请人： Se-Hwan Yu ,  Chong-Sup Chang ,  Sang-Ho Park ,  Ji-Seon Lee

发明人： Se-Hwan Yu ,  Chong-Sup Chang ,  Sang-Ho Park ,  Ji-Seon Lee

IPC分类号： H01L29/04

CPC分类号： H01L27/1218 ,  G02B5/3025 ,  G02F1/133528 ,  H01L27/1262

摘要： A method is provided for forming a fine pattern. In the method, a first fine pattern and a first metal pattern are formed by respectively patterning a first fine pattern layer on a base substrate and a first metal layer on the first fine pattern layer. A second fine pattern layer and a second metal layer are sequentially formed over the first fine pattern and the first metal pattern. The second metal layer is patterned, so that a second metal pattern between adjacent portions of the first fine pattern. The second fine pattern layer is patterned using the second metal pattern as a mask, so that a second fine pattern is formed between adjacent portions of the first fine pattern.

摘要翻译： 提供了形成精细图案的方法。 在该方法中，通过分别对第一精细图案层上的基底基板上的第一精细图案层和第一金属层进行构图来形成第一精细图案和第一金属图案。 在第一精细图案和第一金属图案上顺序地形成第二精细图案层和第二金属层。 图案化第二金属层，使得在第一精细图案的相邻部分之间的第二金属图案。 使用第二金属图案作为掩模对第二精细图案图案进行图案化，使得在第一精细图案的相邻部分之间形成第二精细图案。

公开(公告)号：US20130027627A1

公开(公告)日：2013-01-31

申请号：US13544751

申请日：2012-07-09

申请人： Su-Hyoung KANG ,  Yoonho Khang ,  Sangho Park ,  Jungkyu Lee ,  Chong Sup Chang

发明人： Su-Hyoung KANG ,  Yoonho Khang ,  Sangho Park ,  Jungkyu Lee ,  Chong Sup Chang

IPC分类号： H01L29/786 ,  G02F1/136 ,  H01L21/336

CPC分类号： H01L29/41733 ,  G02F1/1368 ,  H01L27/124 ,  H01L29/78642 ,  H01L29/78696

摘要： A display apparatus includes a thin film transistor substrate, a substrate facing the thin film transistor substrate, and a liquid crystal layer. The thin film transistor substrate includes an insulating substrate, a gate electrode disposed on a surface of the insulating substrate, a gate insulating layer covering the gate electrode, a semiconductor layer disposed on the gate insulating layer, a source electrode disposed on the semiconductor layer, and a drain electrode disposed on the semiconductor layer and spaced apart from the source electrode. One of the source electrode and the drain electrode is spaced apart from the gate electrode in a plan view. The gate electrode includes a side surface inclined with respect to the surface of the insulating substrate and is partially overlapped with a portion of the source electrode or the drain electrode in a direction perpendicular to the side surface of the gate electrode.

摘要翻译： 显示装置包括薄膜晶体管基板，面向薄膜晶体管基板的基板和液晶层。 薄膜晶体管基板包括绝缘基板，设置在绝缘基板的表面上的栅极电极，覆盖栅电极的栅极绝缘层，设置在栅极绝缘层上的半导体层，设置在半导体层上的源电极， 以及设置在半导体层上并与源电极间隔开的漏电极。 在平面图中，源电极和漏极之一与栅电极间隔开。 栅极包括相对于绝缘基板的表面倾斜的侧表面，并且在与栅电极的侧表面垂直的方向上与源电极或漏电极的一部分重叠。

公开(公告)号：US20120126233A1

公开(公告)日：2012-05-24

申请号：US13078790

申请日：2011-04-01

申请人： Chong Sup CHANG ,  Yoon Ho KHANG ,  Hyung Jun KIM ,  Se Hwan YU ,  Sang Ho PARK ,  Su-Hyoung KANG ,  Myoung Geun CHA ,  Young Ki SHIN ,  Ji Seon LEE

发明人： Chong Sup CHANG ,  Yoon Ho KHANG ,  Hyung Jun KIM ,  Se Hwan YU ,  Sang Ho PARK ,  Su-Hyoung KANG ,  Myoung Geun CHA ,  Young Ki SHIN ,  Ji Seon LEE

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L27/124 ,  H01L27/1288 ,  H01L29/42384

摘要： Provided is a thin film transistor array panel. A thin film transistor array panel according to an exemplary embodiment includes a gate wire having a first region where the gate line is disposed, and a second region where the gate electrode is disposed, and a thickness of the gate wire formed in the first region is greater than the thickness of the gate wire that is formed in the second region.

摘要翻译： 提供了一种薄膜晶体管阵列面板。 根据示例性实施例的薄膜晶体管阵列面板包括栅极线，栅极线具有设置栅极线的第一区域和设置栅电极的第二区域，并且形成在第一区域中的栅极线的厚度为 大于在第二区域中形成的栅极线的厚度。

公开(公告)号：US20120086678A1

公开(公告)日：2012-04-12

申请号：US13163528

申请日：2011-06-17

申请人： Chong Sup CHANG ,  Yoonho Khang ,  Changoh Jeong ,  Sehwan Yu ,  Sangho Park ,  Su-Hyoung Kang ,  Hyungjun Kim ,  Honglong Ning ,  Jinho Hwang ,  Myounggeun Cha ,  Youngki Shin

发明人： Chong Sup CHANG ,  Yoonho Khang ,  Changoh Jeong ,  Sehwan Yu ,  Sangho Park ,  Su-Hyoung Kang ,  Hyungjun Kim ,  Honglong Ning ,  Jinho Hwang ,  Myounggeun Cha ,  Youngki Shin

IPC分类号： G09G5/00 ,  H05K3/10

CPC分类号： G02F1/136286 ,  G02F2001/136236 ,  G02F2001/136295 ,  G02F2201/123 ,  Y10T29/49155

摘要： A wire is provided on an insulating substrate to have a first thickness in a first area and a second thickness smaller than the first thickness in a second area except for the first area. A display apparatus includes the wire. The wire is formed by forming a first conductive layer and a second conductive layer on the insulating substrate and etching the first and second conductive layers using photoresist layer patterns having different thicknesses.

摘要翻译： 在除了第一区域之外的第二区域中，在绝缘基板上设置有具有在第一区域中的第一厚度和小于第一厚度的第二厚度的布线。 显示装置包括线。 通过在绝缘基板上形成第一导电层和第二导电层并使用具有不同厚度的光致抗蚀剂层图案蚀刻第一和第二导电层来形成导线。

公开(公告)号：US08614781B2

公开(公告)日：2013-12-24

申请号：US13409910

申请日：2012-03-01

申请人： Su-Hyoung Kang ,  Yoon Ho Khang ,  Se Hwan Yu ,  Yong Su Lee ,  Chong Sup Chang

发明人： Su-Hyoung Kang ,  Yoon Ho Khang ,  Se Hwan Yu ,  Yong Su Lee ,  Chong Sup Chang

IPC分类号： G02F1/1339 ,  G02F1/1333 ,  G02F1/1335

CPC分类号： G02F1/133377 ,  G02F1/1339 ,  G02F1/1341

摘要： A liquid crystal display is provided. The liquid crystal display includes a substrate. A thin film transistor is disposed on the substrate. A passivation layer is disposed on the thin film transistor. A pixel electrode is disposed on the passivation layer. A minute space layer is disposed on the pixel electrode and includes a liquid crystal injection hole. A first overcoat is disposed on the minute space layer. A common electrode is disposed on the first overcoat. A capping layer covers the liquid crystal injection hole. The capping layer includes graphene.

摘要翻译： 提供液晶显示器。 液晶显示器包括基板。 薄膜晶体管设置在基板上。 钝化层设置在薄膜晶体管上。 像素电极设置在钝化层上。 在像素电极上设置有微小的空间层，并且包括液晶注入孔。 第一外涂层设置在微小空间层上。 公共电极设置在第一外涂层上。 盖层覆盖液晶注入孔。 封盖层包括石墨烯。

公开(公告)号：US20120161131A1

公开(公告)日：2012-06-28

申请号：US13216326

申请日：2011-08-24

申请人： Min KANG ,  Chong-Sup CHANG ,  Hyeong-Suk YOO ,  Jin-Ho JU

发明人： Min KANG ,  Chong-Sup CHANG ,  Hyeong-Suk YOO ,  Jin-Ho JU

IPC分类号： H01L29/786 ,  H01L21/28

CPC分类号： H01L29/4908 ,  H01L27/124 ,  H01L29/458 ,  H01L29/66765

摘要： A thin-film transistor (“TFT”) substrate includes a metal wiring including copper or a copper alloy on a substrate, an inorganic layer on an upper surface and side surfaces of the metal wiring to surround the metal wiring, the inorganic layer in direct contact with the metal wiring, and a planarization layer on the inorganic layer and in direct contact with the inorganic layer.

摘要翻译： 薄膜晶体管（“TFT”）基板包括在基板上包括铜或铜合金的金属布线，上表面上的无机层和围绕金属布线的金属布线的侧表面，直接的无机层 与金属布线接触，在无机层上与无机层直接接触的平坦化层。