公开(公告)号：US20140050845A1

公开(公告)日：2014-02-20

申请号：US13588068

申请日：2012-08-17

申请人： Dein Run Fung ,  Sen Huang Hsu ,  Chih Hsun Liu ,  Hsu Ming Cheng

发明人： Dein Run Fung ,  Sen Huang Hsu ,  Chih Hsun Liu ,  Hsu Ming Cheng

IPC分类号： B05D7/24 ,  B05D1/36

CPC分类号： B01J13/14

摘要： The present invention of three-stage process relates to preparing hollow particles with a buffer layer, exhibiting integrity of particle structure and uniformity of particle size, used in plastic or paper coating, and showing superior characteristics of gloss, whiteness, high opacity, high printing color density and good water resistance.

摘要翻译： 本发明的三阶段工艺涉及制备具有缓冲层的中空颗粒，显示出在塑料或纸涂层中使用的颗粒结构的完整性和粒度的均匀性，并且具有优异的光泽度，白度，高不透明度，高印刷性 颜色密度和耐水性好。

公开(公告)号：US07781235B2

公开(公告)日：2010-08-24

申请号：US11644397

申请日：2006-12-21

申请人： Wen-Liang Luo ,  Yung-Liang Kuo ,  Hsu Ming Cheng

发明人： Wen-Liang Luo ,  Yung-Liang Kuo ,  Hsu Ming Cheng

IPC分类号： H01L21/66

CPC分类号： G01R31/2886 ,  H01L22/14 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00

摘要： A method of forming a semiconductor structure includes providing a stack structure having a first side and a second side opposite the first side. The stack structure includes a bottom wafer comprising a substrate; a plurality of through-silicon vias in the substrate; and a plurality of under bump metallurgies (UBMs) connected to the plurality of through-silicon vias, wherein the UBMs are on the first side of the stack structure. The method further includes attaching a handling wafer on the second side of the stack structure; performing a chip probing process; and removing the handling wafer from the stack structure.

摘要翻译： 形成半导体结构的方法包括提供具有第一侧和与第一侧相对的第二侧的堆叠结构。 堆叠结构包括底部晶片，其包括基板; 在所述衬底中的多个穿硅通孔; 以及连接到所述多个穿硅通孔的多个凸块下金属（UBM），其中所述UBM位于所述堆叠结构的第一侧。 该方法还包括将处理晶片附接在堆叠结构的第二侧上; 执行芯片探测过程; 并从堆叠结构中去除处理晶片。

公开(公告)号：US20090015275A1

公开(公告)日：2009-01-15

申请号：US11775732

申请日：2007-07-10

申请人： Hsu Ming Cheng

发明人： Hsu Ming Cheng

IPC分类号： G01R31/26 ,  G01R1/073

CPC分类号： G01R1/06744 ,  G01R1/07357 ,  G01R1/07378

摘要： A system and a method of testing a semiconductor die is provided. An embodiment comprises a printed circuit board connected to a space transformation layer, which is connected to a substrate. The substrate uses through silicon vias and a redistribution layer to reduce the pitch of the connections beyond the historical limitations. A probe head using Cobra-style probe pins is connected to the redistribution layer through C4 bumps.

摘要翻译： 提供一种测试半导体管芯的系统和方法。 一个实施例包括连接到空间转换层的印刷电路板，空间转换层连接到基板。 衬底通过硅通孔和再分配层来减少超出历史限制的连接间距。 使用眼镜蛇式探针的探头通过C4凸块连接到再分配层。

公开(公告)号：US08940363B2

公开(公告)日：2015-01-27

申请号：US13588068

申请日：2012-08-17

申请人： Dein Run Fung ,  Sen Huang Hsu ,  Chih Hsun Liu ,  Hsu Ming Cheng

发明人： Dein Run Fung ,  Sen Huang Hsu ,  Chih Hsun Liu ,  Hsu Ming Cheng

IPC分类号： B05D7/24 ,  B05D1/36

CPC分类号： B01J13/14

摘要： The present invention of three-stage process relates to preparing hollow particles with a buffer layer, exhibiting integrity of particle structure and uniformity of particle size, used in plastic or paper coating, and showing superior characteristics of gloss, whiteness, high opacity, high printing color density and good water resistance.

摘要翻译： 本发明的三阶段工艺涉及制备具有缓冲层的中空颗粒，显示出在塑料或纸涂层中使用的颗粒结构的完整性和粒度的均匀性，并且具有优异的光泽度，白度，高不透明度，高印刷性 颜色密度和耐水性好。

公开(公告)号：US08248091B2

公开(公告)日：2012-08-21

申请号：US11551558

申请日：2006-10-20

申请人： Hsu Ming Cheng ,  Yung-Liang Kuo ,  Pi-Huang Lee ,  Ann Luh ,  Frank Hwang ,  Wen-Hung Wu

发明人： Hsu Ming Cheng ,  Yung-Liang Kuo ,  Pi-Huang Lee ,  Ann Luh ,  Frank Hwang ,  Wen-Hung Wu

IPC分类号： G01R31/20 ,  G01R31/02

CPC分类号： G01R1/07371

摘要： A universal system for testing different semiconductor devices provides a probe head with a probe pattern that may be used to test different test patterns formed on different semiconductor devices. Each of a plurality of bumps or pads of the test pattern contacts a corresponding probe of the probe head to enable the semiconductor device to be tested. The universal probe head may additionally or alternatively include a substrate design on the probe head that provides a pattern on the substrate of the probe head that may be used in conjunction with different patterns formed on a plurality of different printed circuit boards for testing different semiconductor devices.

摘要翻译： 用于测试不同半导体器件的通用系统提供具有可用于测试形成在不同半导体器件上的不同测试图案的探针图案的探针头。 测试图案的多个凸起或焊盘中的每一个都与探头的相应探头接触，以使半导体器件能够被测试。 通用探针头可以附加地或可选地包括在探针头上的衬底设计，其提供探针头的衬底上的图案，其可以与形成在多个不同印刷电路板上的不同图案一起使用，以测试不同的半导体器件 。

公开(公告)号：US07759776B2

公开(公告)日：2010-07-20

申请号：US11392299

申请日：2006-03-28

申请人： Hsu Ming Cheng

发明人： Hsu Ming Cheng

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： G01R1/07378 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10253 ,  H01L2924/1032 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599

摘要： Pad structures and methods for forming such pad structures are provided. For the pad structure, the first conductive material layer has a first hardness over about 200 kg/mm2. The second conductive material layer is over the first conductive material layer and has a second hardness over about 80 kg/mm2. For the method of forming the pad structure, a plurality of first conductive material layers is formed within each of a plurality of openings of a substrate. The substrate has a plurality of openings therein. The first conductive material layers are formed within each of the openings of the substrate. The first conductive material layers substantially have a round top surface. The second conductive material layers are formed and substantially conformal over the first conductive material layers. The second conductive material layers cover a major portion of the round top surface of the first conductive material layers.

摘要翻译： 提供了用于形成这种垫结构的垫结构和方法。 对于衬垫结构，第一导电材料层具有大于约200kg / mm 2的第一硬度。 第二导电材料层在第一导电材料层之上，并且具有大于约80kg / mm 2的第二硬度。 对于形成衬垫结构的方法，在衬底的多个开口的每一个内形成多个第一导电材料层。 基板在其中具有多个开口。 第一导电材料层形成在基板的每个开口内。 第一导电材料层基本上具有圆顶表面。 第二导电材料层被形成并基本上保形在第一导电材料层上。 第二导电材料层覆盖第一导电材料层的圆顶表面的主要部分。

公开(公告)号：US07696766B2

公开(公告)日：2010-04-13

申请号：US11731938

申请日：2007-04-02

申请人： Hsu Ming Cheng ,  Clinton Chao ,  Fa-Yuan Chang ,  Hua-Shu Wu

发明人： Hsu Ming Cheng ,  Clinton Chao ,  Fa-Yuan Chang ,  Hua-Shu Wu

IPC分类号： G01R31/02

CPC分类号： G01R1/07342 ,  G01R1/07378

摘要： A system and a method of testing a semiconductor die is provided. An embodiment comprises a plurality of tips that each comprise a substrate with a conductive via, a first dielectric layer with vias connected to the conductive via, a second dielectric layer with vias over the first dielectric layer, and a metal layer over the second dielectric layer. Additional dielectric layers with vias may be used. This tip is electrically connected to a redistribution line that routes signals between the tip to electrical connections on a space transformation layer. The space transformation layer is electrically connected to a printed circuit board using, for example, a spring loaded connection such as a pogo pin. The space transformation layer is aligned onto the printed circuit board by a series of guidance mechanisms such as guide pins or smooth fixtures, and the planarity of the tips is adjusted by adjusting the screws.

摘要翻译： 提供一种测试半导体管芯的系统和方法。 一个实施例包括多个尖端，每个尖端包括具有导电通孔的衬底，具有连接到导电通孔的通孔的第一介电层，在第一介电层上方具有通孔的第二介电层以及第二介电层上的金属层 。 可以使用具有通孔的附加电介质层。 该尖端电连接到再分配线，其将尖端之间的信号路由到空间转换层上的电连接。 空间转换层使用例如诸如弹簧销的弹簧加载连接电连接到印刷电路板。 空间转换层通过一系列引导机构（如引导销或平滑的固定装置）对准印刷电路板，并通过调节螺丝来调整顶端的平面度。

公开(公告)号：US20080180123A1

公开(公告)日：2008-07-31

申请号：US11731938

申请日：2007-04-02

申请人： Hsu Ming Cheng ,  Clinton Chao ,  Fa-Yuan Chang ,  Hua-Shu Wu

发明人： Hsu Ming Cheng ,  Clinton Chao ,  Fa-Yuan Chang ,  Hua-Shu Wu

IPC分类号： G01R1/073 ,  G01R31/00

CPC分类号： G01R1/07342 ,  G01R1/07378

摘要： A system and a method of testing a semiconductor die is provided. An embodiment comprises a plurality of tips that each comprise a substrate with a conductive via, a first dielectric layer with vias connected to the conductive via, a second dielectric layer with vias over the first dielectric layer, and a metal layer over the second dielectric layer. Additional dielectric layers with vias may be used. This tip is electrically connected to a redistribution line that routes signals between the tip to electrical connections on a space transformation layer. The space transformation layer is electrically connected to a printed circuit board using, for example, a spring loaded connection such as a pogo pin. The space transformation layer is aligned onto the printed circuit board by a series of guidance mechanisms such as guide pins or smooth fixtures, and the planarity of the tips is adjusted by adjusting the screws.

摘要翻译： 提供一种测试半导体管芯的系统和方法。 一个实施例包括多个尖端，每个尖端包括具有导电通孔的衬底，具有连接到导电通孔的通孔的第一介电层，在第一介电层上方具有通孔的第二介电层以及第二介电层上的金属层 。 可以使用具有通孔的附加电介质层。 该尖端电连接到再分配线，其将尖端之间的信号路由到空间转换层上的电连接。 空间转换层使用例如诸如弹簧销的弹簧加载连接电连接到印刷电路板。 空间转换层通过一系列引导机构（如引导销或平滑的固定装置）对准印刷电路板，并通过调节螺丝来调整顶端的平面度。

公开(公告)号：US07642793B2

公开(公告)日：2010-01-05

申请号：US11768087

申请日：2007-06-25

申请人： Hsu Ming Cheng ,  Frank Hwang ,  Clinton Chao

发明人： Hsu Ming Cheng ,  Frank Hwang ,  Clinton Chao

IPC分类号： G01R31/02

CPC分类号： G01R1/07314 ,  G01R1/06744 ,  G01R1/07378

摘要： A system and a method of testing a semiconductor die is provided. An embodiment comprises a plurality of metal tips that are connected to a redistribution layer that fans out the pitch from the tips to metal plugs located in the substrate. The metal tips could be formed using semiconductor processes and either adding smaller layers of metal to larger layers of metal or else removing portions of one piece of metal to form the tips. The metal plugs are connected to a space transformation layer. The space transformation layer is electrically connected to a printed circuit board using, for example, a spring loaded connection such as a pogo pin. The space transformation layer is aligned onto the printed circuit board by a series of guidance mechanisms such as smooth fixtures, and the planarity of the tips is adjusted by adjusting a series of screws.

摘要翻译： 提供一种测试半导体管芯的系统和方法。 一个实施例包括多个金属尖端，其连接到再分配层，该再分布层从尖端扇出沥青到位于衬底中的金属插塞。 金属尖端可以使用半导体工艺形成，并且将更小的金属层添加到更大的金属层，或者去除一块金属的部分以形成尖端。 金属插头连接到空间转换层。 空间转换层使用例如诸如弹簧销的弹簧加载连接电连接到印刷电路板。 空间转换层通过一系列引导机构（如光滑的固定装置）对准印刷电路板，通过调节一系列螺丝来调整尖端的平面度。

公开(公告)号：US07598523B2

公开(公告)日：2009-10-06

申请号：US11725403

申请日：2007-03-19

申请人： Wen-Liang Luo ,  Yung-Liang Kuo ,  Hsu Ming Cheng

发明人： Wen-Liang Luo ,  Yung-Liang Kuo ,  Hsu Ming Cheng

IPC分类号： H01L29/10

CPC分类号： H01L22/34 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2224/05599

摘要： A semiconductor die including a test structure is provided. The semiconductor die includes a loop-back formed on a surface of the semiconductor die. The loop-back structure includes a first bonding pad on a first surface; and a second bonding pad on the first surface, wherein the first and the second bonding pads are electrically disconnected from integrated circuit devices in the semiconductor die. A conductive feature electrically shorts the first and the second bonding pads. An additional die including an interconnect structure is bonded onto the semiconductor die. The interconnect structure includes a third and a fourth bonding pad bonded to the first and the second bonding pads, respectively. Through-wafer vias in the additional die are further connected to the third and fourth bonding pads.

摘要翻译： 提供了包括测试结构的半导体管芯。 半导体管芯包括形成在半导体管芯的表面上的回环。 环回结构包括在第一表面上的第一焊盘; 以及在所述第一表面上的第二接合焊盘，其中所述第一和第二接合焊盘与所述半导体管芯中的集成电路器件电连接。 导电特征使第一和第二接合焊盘电短路。 包括互连结构的另外的管芯被接合到半导体管芯上。 互连结构包括分别结合到第一和第二接合焊盘的第三和第四接合焊盘。 附加管芯中的贯通晶片通孔进一步连接到第三和第四焊盘。