利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.017 秒)

    Shallow trench isolation stress adjuster for MOS transistor
    1.
    发明授权
    Shallow trench isolation stress adjuster for MOS transistor 有权
    浅沟槽隔离应力调节器用于MOS晶体管

    公开(公告)号：US07811893B2

    公开(公告)日：2010-10-12

    申请号：US12489344

    申请日：2009-06-22

    申请人： Jong Shik Yoon ,  Andrew Tae Kim

    发明人： Jong Shik Yoon ,  Andrew Tae Kim

    IPC分类号： H01L21/76

    CPC分类号： H01L29/7842 ,  H01L21/763 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823878

    摘要： The present invention provides, in one embodiment, a method of manufacturing a metal oxide semiconductor (MOS) transistor (100). The method comprises forming an active area (105) in a substrate (115), wherein the active area (105) is bounded by an isolation structure (120). The method further includes placing at least one stress adjuster (130) adjacent the active area (105), wherein the stress adjuster (130) is positioned to modify a mobility of a majority carrier within a channel region (155) of the MOS transistor (100). Other embodiments of the present invention include a MOS transistor device (200) and a process (300) for constructing an integrated circuit.

    摘要翻译： 本发明在一个实施例中提供一种制造金属氧化物半导体（MOS）晶体管（100）的方法。 该方法包括在衬底（115）中形成有源区（105），其中有源区（105）由隔离结构（120）限定。 该方法还包括将至少一个应力调节器（130）放置在有源区域（105）附近，其中应力调节器（130）被定位成修改MOS晶体管的沟道区域（155）内的多数载流子的迁移率 100）。 本发明的其他实施例包括用于构造集成电路的MOS晶体管器件（200）和工艺（300）。

    Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs
    2.
    发明授权
    Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs 有权
    有意义的口袋阴影以补偿SRAM中交叉扩散的影响

    公开(公告)号：US07795085B2

    公开(公告)日：2010-09-14

    申请号：US11451264

    申请日：2006-06-12

    申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Kayvan Sadra ,  Shaoping Tang

    发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Kayvan Sadra ,  Shaoping Tang

    IPC分类号： H01L21/8238

    CPC分类号： H01L27/1104 ,  H01L27/11

    摘要： Methods are disclosed for forming an SRAM cell having symmetrically implanted active regions and reduced cross-diffusion therein. One method comprises patterning a resist layer overlying a semiconductor substrate to form resist structures about symmetrically located on opposite sides of active regions of the cell, implanting one or more dopant species using a first implant using the resist structures as an implant mask, rotating the semiconductor substrate relative to the first implant by about 180 degrees, and implanting one or more dopant species into the semiconductor substrate with a second implant using the resist structures as an implant mask. A method of performing a symmetric angle implant is also disclosed to provide reduced cross-diffusion within the cell, comprising patterning equally spaced resist structures on opposite sides of the active regions of the cell to equally shadow laterally opposed first and second angled implants.

    摘要翻译： 公开了用于形成具有对称注入的有源区并在其中减少的交叉扩散的SRAM单元的方法。 一种方法包括图案化覆盖在半导体衬底上的抗蚀剂层，以形成对称地位于电池的有源区的相对侧上的抗蚀剂结构，使用第一注入使用抗蚀剂结构作为注入掩模注入一种或多种掺杂物种， 衬底，相对于第一注入约180度，以及使用抗蚀剂结构作为植入掩模，用第二注入将一种或多种掺杂剂物质注入到半导体衬底中。 还公开了执行对称角度注入的方法，以在电池内提供减小的交叉扩散，包括在电池的有源区域的相对侧上图案化等间隔的抗蚀剂结构，以同样地遮蔽横向相对的第一和第二倾斜植入物。

    MINIMIZING TRANSISTOR VARIATIONS DUE TO SHALLOW TRENCH ISOLATION STRESS
    3.
    发明申请
    MINIMIZING TRANSISTOR VARIATIONS DUE TO SHALLOW TRENCH ISOLATION STRESS 有权
    最小化晶体管变化由于沉积分离分离应力

    公开(公告)号：US20090258468A1

    公开(公告)日：2009-10-15

    申请号：US12489344

    申请日：2009-06-22

    申请人： Jong Shik Yoon ,  Andrew Tae Kim

    发明人： Jong Shik Yoon ,  Andrew Tae Kim

    IPC分类号： H01L21/762 ,  H01L21/336

    CPC分类号： H01L29/7842 ,  H01L21/763 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823878

    摘要： The present invention provides, in one embodiment, a method of manufacturing a metal oxide semiconductor (MOS) transistor (100). The method comprises forming an active area (105) in a substrate (115), wherein the active area (105) is bounded by an isolation structure (120). The method further includes placing at least one stress adjuster (130) adjacent the active area (105), wherein the stress adjuster (130) is positioned to modify a mobility of a majority carrier within a channel region (155) of the MOS transistor (100). Other embodiments of the present invention include a MOS transistor device (200) and a process (300 ) for constructing an integrated circuit.

    摘要翻译： 本发明在一个实施例中提供一种制造金属氧化物半导体（MOS）晶体管（100）的方法。 该方法包括在衬底（115）中形成有源区（105），其中有源区（105）由隔离结构（120）限定。 该方法还包括将至少一个应力调节器（130）放置在有源区域（105）附近，其中应力调节器（130）被定位成修改MOS晶体管的沟道区域（155）内的多数载流子的迁移率 100）。 本发明的其他实施例包括用于构造集成电路的MOS晶体管器件（200）和工艺（300）。

    Method of manufacturing gate sidewalls that avoids recessing
    4.
    发明授权
    Method of manufacturing gate sidewalls that avoids recessing 有权
    制造避免凹陷的栅极侧壁的方法

    公开(公告)号：US07514331B2

    公开(公告)日：2009-04-07

    申请号：US11422952

    申请日：2006-06-08

    申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

    发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

    IPC分类号： H01L21/336

    CPC分类号： H01L29/6656 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659

    摘要： A method of manufacturing a semiconductor device comprising removing a first oxide layer deposited over a semiconductor substrate, thereby exposing source and drain regions of the substrate. The first oxide layer is configured as an etch-stop for forming silicon nitride sidewall spacers of a gate structure located adjacent to the source and drain regions. The method further comprises depositing a second oxide layer selectively on the exposed source and drain regions and then removing lateral segments of the silicon nitride sidewall spacers.

    摘要翻译： 一种制造半导体器件的方法，包括去除沉积在半导体衬底上的第一氧化物层，从而暴露衬底的源极和漏极区域。 第一氧化物层被配置为用于形成邻近源极和漏极区的栅极结构的氮化硅侧壁间隔物的蚀刻停止。 该方法还包括在暴露的源极和漏极区上选择性地沉积第二氧化物层，然后去除氮化硅侧壁间隔物的侧向部分。

    Method for manufacturing a semiconductor device using a sidewall spacer etchback
    5.
    发明授权
    Method for manufacturing a semiconductor device using a sidewall spacer etchback 有权
    用于制造使用侧壁间隔件回蚀的半导体器件的方法

    公开(公告)号：US07229869B2

    公开(公告)日：2007-06-12

    申请号：US11074905

    申请日：2005-03-08

    申请人： Jong Shik Yoon ,  Shirin Siddiqui ,  Amitava Chatterjee ,  Brian E. Goodlin ,  Karen H. R. Kirmse

    发明人： Jong Shik Yoon ,  Shirin Siddiqui ,  Amitava Chatterjee ,  Brian E. Goodlin ,  Karen H. R. Kirmse

    IPC分类号： H01L21/8234

    CPC分类号： H01L29/6659 ,  H01L29/665 ,  H01L29/6653

    摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit. The method for manufacturing the semiconductor device, among other steps, includes forming a gate structure (130) over a substrate (110), the gate structure (130) having L-shaped sidewall spacers (430) on opposing sidewalls thereof and placing source/drain implants (310 or 510) into the substrate (110) proximate the gate structure (130). The method for manufacturing the semiconductor device further includes removing at least a portion of a horizontal segment of the L-shaped sidewall spacers (430).

    摘要翻译： 本发明提供一种制造半导体器件的方法和集成电路的制造方法。 除了其他步骤之外，用于制造半导体器件的方法包括在衬底（110）上形成栅极结构（130），所述栅极结构（130）在其相对的侧壁上具有L形侧壁间隔物（430），并且将源极/ 漏极植入物（310或510）进入靠近栅极结构（130）的衬底（110）中。 制造半导体器件的方法还包括去除L形侧壁间隔物（430）的水平段的至少一部分。

    A METHOD OF MANUFACTURING GATE SIDEWALLS THAT AVOIDS RECESSING
    7.
    发明申请
    A METHOD OF MANUFACTURING GATE SIDEWALLS THAT AVOIDS RECESSING 有权
    制造门禁的门控方法

    公开(公告)号：US20070287258A1

    公开(公告)日：2007-12-13

    申请号：US11422952

    申请日：2006-06-08

    申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

    发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

    IPC分类号： H01L21/336

    CPC分类号： H01L29/6656 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659

    摘要： A method of manufacturing a semiconductor device comprising removing a first oxide layer deposited over a semiconductor substrate, thereby exposing source and drain regions of the substrate. The first oxide layer is configured as an etch-stop for forming silicon nitride sidewall spacers of a gate structure located adjacent to the source and drain regions. The method further comprises depositing a second oxide layer selectively on the exposed source and drain regions and then removing lateral segments of the silicon nitride sidewall spacers.

    摘要翻译： 一种制造半导体器件的方法，包括去除沉积在半导体衬底上的第一氧化物层，从而暴露衬底的源极和漏极区域。 第一氧化物层被配置为用于形成邻近源极和漏极区的栅极结构的氮化硅侧壁间隔物的蚀刻停止。 该方法还包括在暴露的源极和漏极区上选择性地沉积第二氧化物层，然后去除氮化硅侧壁间隔物的侧向部分。

    Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs
    9.
    发明申请
    Intentional pocket shadowing to compensate for the effects of cross-diffusion in SRAMs 有权
    有意义的口袋阴影来补偿SRAM中交叉扩散的影响

    公开(公告)号：US20070287239A1

    公开(公告)日：2007-12-13

    申请号：US11451264

    申请日：2006-06-12

    申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Kayvan Sadra ,  Shaopin Tang

    发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Kayvan Sadra ,  Shaopin Tang

    IPC分类号： H01L21/338 ,  H01L21/425

    CPC分类号： H01L27/1104 ,  H01L27/11

    摘要： Methods are disclosed for forming an SRAM cell having symmetrically implanted active regions and reduced cross-diffusion therein. One method comprises patterning a resist layer overlying a semiconductor substrate to form resist structures about symmetrically located on opposite sides of active regions of the cell, implanting one or more dopant species using a first implant using the resist structures as an implant mask, rotating the semiconductor substrate relative to the first implant by about 180 degrees, and implanting one or more dopant species into the semiconductor substrate with a second implant using the resist structures as an implant mask. A method of performing a symmetric angle implant is also disclosed to provide reduced cross-diffusion within the cell, comprising patterning equally spaced resist structures on opposite sides of the active regions of the cell to equally shadow laterally opposed first and second angled implants.

    摘要翻译： 公开了用于形成具有对称注入的有源区并且减少交叉扩散的SRAM单元的方法。 一种方法包括图案化覆盖在半导体衬底上的抗蚀剂层，以形成对称地位于电池的有源区的相对侧上的抗蚀剂结构，使用第一注入使用抗蚀剂结构作为注入掩模注入一种或多种掺杂剂物质， 衬底相对于第一注入约180度，以及使用抗蚀剂结构作为植入掩模将一种或多种掺杂剂物质注入到半导体衬底中，其中第二注入。 还公开了执行对称角度注入的方法，以在电池内提供减小的交叉扩散，包括在电池的有源区域的相对侧上图案化等间隔的抗蚀剂结构，以同样地遮蔽横向相对的第一和第二倾斜植入物。