-
1.发明申请公开(公告)号：US20140032950A1
公开(公告)日：2014-01-30
申请号：US14041688
申请日：2013-09-30
申请人： Jose P. Allarey , Varghese George , Sanjeev S. Jahagirdar , Oren Lamdan , Ofer Nathan , Tomer Ziv
发明人： Jose P. Allarey , Varghese George , Sanjeev S. Jahagirdar , Oren Lamdan , Ofer Nathan , Tomer Ziv
IPC分类号： G06F1/20
CPC分类号： G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
摘要： With the progress toward multi-core processors, each core is can not readily ascertain the status of the other dies with respect to an idle or active status. A proposal for utilizing an interface to transmit core status among multiple cores in a multi-die microprocessor is discussed. Consequently, this facilitates thermal management by allowing an optimal setting for setting performance and frequency based on utilizing each core status.
-
公开(公告)号：US08560869B2
公开(公告)日：2013-10-15
申请号：US13038059
申请日：2011-03-01
申请人： Jose P. Allarey
发明人： Jose P. Allarey
CPC分类号： G06F1/3203 , G06F1/3296 , Y02D10/159 , Y02D10/172 , Y02D50/20
摘要： Some embodiments of the invention include systems, apparatuses, and methods for dynamically reducing requested supply voltage based on idle functional blocks.
摘要翻译： 本发明的一些实施例包括用于基于空闲功能块动态地减少所请求的电源电压的系统，装置和方法。
-
公开(公告)号：US20110154081A1
公开(公告)日：2011-06-23
申请号：US13038059
申请日：2011-03-01
申请人： Jose P. Allarey
发明人： Jose P. Allarey
IPC分类号： G06F1/32
CPC分类号： G06F1/3203 , G06F1/3296 , Y02D10/159 , Y02D10/172 , Y02D50/20
摘要： Some embodiments of the invention include systems, apparatuses, and methods for dynamically reducing requested supply voltage based on idle functional blocks.
摘要翻译： 本发明的一些实施例包括用于基于空闲功能块动态地减少所请求的电源电压的系统，装置和方法。
-
4.发明申请公开(公告)号：US20110238974A1
公开(公告)日：2011-09-29
申请号：US13156268
申请日：2011-06-08
申请人： Ryan D. Wells , Ohad Falik , Jose P. Allarey , Mary Jean Allarey
发明人： Ryan D. Wells , Ohad Falik , Jose P. Allarey , Mary Jean Allarey
IPC分类号： G06F9/00
CPC分类号： G06F1/324 , G06F1/32 , G06F1/3203 , G06F1/3206 , G06F1/3228 , G06F1/3234 , G06F1/3237 , G06F1/3243 , G06F1/3246 , G06F1/3287 , G06F1/329 , G06F1/3293 , G06F1/3296 , G06F9/5027 , G06F9/5094 , G06F2209/501 , Y02D10/126 , Y02D10/17 , Y02D10/171 , Y02D10/22 , Y02D10/26 , Y02D50/20
摘要： Embodiments of an apparatus for improving performance for events handling are presented. In one embodiment, the apparatus includes a number of processing elements and task routing logic. If at least one of the processing elements is in a turbo mode, the task routing logic selects a processing element for executing a task based at least on a comparison of performance losses.
摘要翻译： 介绍了一种改善事件处理性能的装置的实施例。 在一个实施例中，该装置包括多个处理元件和任务布线逻辑。 如果至少一个处理元件处于turbo模式，则任务路由逻辑至少基于性能损失的比较来选择用于执行任务的处理元件。
-
5.发明申请公开(公告)号：US20110138388A1
公开(公告)日：2011-06-09
申请号：US12630438
申请日：2009-12-03
申请人： Ryan D. Wells , Ohad Falik , Jose P. Allarey , Mary Jean Allarey
发明人： Ryan D. Wells , Ohad Falik , Jose P. Allarey , Mary Jean Allarey
IPC分类号： G06F9/46
CPC分类号： G06F1/324 , G06F1/32 , G06F1/3203 , G06F1/3206 , G06F1/3228 , G06F1/3234 , G06F1/3237 , G06F1/3243 , G06F1/3246 , G06F1/3287 , G06F1/329 , G06F1/3293 , G06F1/3296 , G06F9/5027 , G06F9/5094 , G06F2209/501 , Y02D10/126 , Y02D10/17 , Y02D10/171 , Y02D10/22 , Y02D10/26 , Y02D50/20
摘要： Embodiments of an apparatus for improving performance for events handling are presented. In one embodiment, the apparatus includes a number of processing elements and task routing logic. If at least one of the processing elements is in a turbo mode, the task routing logic selects a processing element for executing a task based at least on a comparison of performance losses.
摘要翻译： 介绍了一种改善事件处理性能的装置的实施例。 在一个实施例中，该装置包括多个处理元件和任务布线逻辑。 如果至少一个处理元件处于turbo模式，则任务路由逻辑至少基于性能损失的比较来选择用于执行任务的处理元件。
-
公开(公告)号：US07900069B2
公开(公告)日：2011-03-01
申请号：US11731837
申请日：2007-03-29
申请人： Jose P. Allarey
发明人： Jose P. Allarey
CPC分类号： G06F1/3203 , G06F1/3296 , Y02D10/159 , Y02D10/172 , Y02D50/20
摘要： Some embodiments of the invention include systems, apparatuses, and methods for dynamically reducing requested supply voltage based on idle functional blocks.
摘要翻译： 本发明的一些实施例包括用于基于空闲功能块动态地减少所请求的电源电压的系统，装置和方法。
-
7.发明申请METHOD, APPARATUS, AND SYSTEM FOR OPTIMIZING FREQUENCY AND PERFORMANCE IN A MULTIDIE MICROPROCESSOR 审中-公开用于优化微处理器的频率和性能的方法，装置和系统公开(公告)号：US20140108849A1
公开(公告)日：2014-04-17
申请号：US14140875
申请日：2013-12-26
IPC分类号： G06F1/08
CPC分类号： G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
摘要： With the progress toward multi-core processors, each core is can not readily ascertain the status of the other dies with respect to an idle or active status. A proposal for utilizing an interface to transmit core status among multiple cores in a multi-die microprocessor is discussed. Consequently, this facilitates thermal management by allowing an optimal setting for setting performance and frequency based on utilizing each core status.
摘要翻译： 随着对多核处理器的进展，每个核心都不能容易地确定另一个模具相对于空闲或活动状态的状态。 讨论了在多芯片微处理器中利用接口在多个核心之间传输核心状态的提议。 因此，这通过允许基于利用每个核心状态来设置性能和频率的最佳设置来促进热管理。
-
8.发明申请Method, Apparatus, And System For Optimizing Frequency And Performance In A Multidie Microprocessor 有权用于优化多点微处理器中的频率和性能的方法，装置和系统公开(公告)号：US20130103928A1
公开(公告)日：2013-04-25
申请号：US13711260
申请日：2012-12-11
申请人： Jose P. Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan Ofer , Tomer Ziv
发明人： Jose P. Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan Ofer , Tomer Ziv
CPC分类号： G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
摘要： With the progress toward multi-core processors, each core is can not readily ascertain the status of the other dies with respect to an idle or active status. A proposal for utilizing an interface to transmit core status among multiple cores in a multi-die microprocessor is discussed. Consequently, this facilitates thermal management by allowing an optimal setting for setting performance and frequency based on utilizing each core status.
摘要翻译： 随着对多核处理器的进展，每个核心都不能容易地确定另一个模具相对于空闲或活动状态的状态。 讨论了在多芯片微处理器中利用接口在多个核心之间传输核心状态的提议。 因此，这通过允许基于利用每个核心状态来设置性能和频率的最佳设置来促进热管理。
-
9.发明授权公开(公告)号：US08560871B2
公开(公告)日：2013-10-15
申请号：US13711260
申请日：2012-12-11
申请人： Jose P. Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan Ofer , Tomer Ziv
发明人： Jose P. Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan Ofer , Tomer Ziv
CPC分类号： G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
摘要： With the progress toward multi-core processors, each core is can not readily ascertain the status of the other dies with respect to an idle or active status. A proposal for utilizing an interface to transmit core status among multiple cores in a multi-die microprocessor is discussed. Consequently, this facilitates thermal management by allowing an optimal setting for setting performance and frequency based on utilizing each core status.
-
10.发明授权Method, apparatus, and system for optimizing frequency and performance in a multidie microprocessor 失效用于优化多点微处理器中的频率和性能的方法，装置和系统公开(公告)号：US08356197B2
公开(公告)日：2013-01-15
申请号：US13156267
申请日：2011-06-08
申请人： Jose P Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan J Ofer , Tomer Ziv
发明人： Jose P Allarey , Varghese George , Sanjeev Jahagirdar , Oren Lamdan , Nathan J Ofer , Tomer Ziv
CPC分类号： G06F15/82 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F1/324 , G06F9/06 , G06F9/30145 , G06F15/76 , Y02D10/126 , Y02D10/16
摘要： With the progress toward multi-core processors, each core is can not readily ascertain the status of the other dies with respect to an idle or active status. A proposal for utilizing an interface to transmit core status among multiple cores in a multi-die microprocessor is discussed. Consequently, this facilitates thermal management by allowing an optimal setting for setting performance and frequency based on utilizing each core status.
摘要翻译： 随着对多核处理器的进展，每个核心都不能容易地确定另一个模具相对于空闲或活动状态的状态。 讨论了在多芯片微处理器中利用接口在多个核心之间传输核心状态的提议。 因此，这通过允许基于利用每个核心状态来设置性能和频率的最佳设置来促进热管理。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.01 秒)
