公开(公告)号：US08395266B2

公开(公告)日：2013-03-12

申请号：US13170662

申请日：2011-06-28

申请人： Kwan-Yong Lim ,  Min-Gyu Sung ,  Heung-Jae Cho

发明人： Kwan-Yong Lim ,  Min-Gyu Sung ,  Heung-Jae Cho

IPC分类号： H01L23/48

CPC分类号： H01L21/76846 ,  H01L27/10885 ,  Y10T428/265 ,  Y10T428/31678

摘要： A semiconductor memory device includes a titanium layer and a titanium nitride layer formed on a substrate, a thin layer formed on the titanium nitride layer, and a metal layer formed on the thin layer, wherein the thin layer increases a grain size of the metal layer.

摘要翻译： 半导体存储器件包括钛基层和形成在衬底上的氮化钛层，形成在氮化钛层上的薄层和形成在薄层上的金属层，其中薄层增加金属层的晶粒尺寸 。

公开(公告)号：US08330211B2

公开(公告)日：2012-12-11

申请号：US12165382

申请日：2008-06-30

申请人： Min-Gyu Sung ,  Kwan-Yong Lim

发明人： Min-Gyu Sung ,  Kwan-Yong Lim

IPC分类号： H01L29/66

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： A memory device includes a substrate, a plurality of wordlines arranged over the substrate, a plurality of pillars formed over the substrate between the wordlines, a gate electrode surrounding external walls of the pillars to be connected to the wordlines, and an insulation layer for insulating one sidewall of each wordline from the gate electrode.

摘要翻译： 存储器件包括衬底，布置在衬底上的多个字线，在字线之间的衬底上形成的多个柱，围绕待连接到字线的柱的外壁的栅电极以及用于绝缘的绝缘层 来自栅电极的每个字线的一个侧壁。

公开(公告)号：US08101480B1

公开(公告)日：2012-01-24

申请号：US12944774

申请日：2010-11-12

申请人： Seok-Hoon Kim ,  Chung-Geun Koh ,  Kwan-Yong Lim ,  Hyun-Jung Lee ,  Tae-Ouk Kwon ,  Sang-Bom Kang

发明人： Seok-Hoon Kim ,  Chung-Geun Koh ,  Kwan-Yong Lim ,  Hyun-Jung Lee ,  Tae-Ouk Kwon ,  Sang-Bom Kang

IPC分类号： H01L21/8238 ,  H01L21/02

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/7848

摘要： A method of forming a transistor induces stress in the channel region using a stress memorization technique (SMT). Impurities are implanted into a substrate adjacent a gate electrode structure to produce an amorphous region adjacent the channel region. The amorphous region is then recrystallized by forming a metal-oxide layer over the amorphous region, and then thermally treating the same. The crystallization creates compressive stress in the amorphous region. As a result, stress is induced in the channel region of the substrate located under the gate electrode structure.

摘要翻译： 晶体管的形成方法利用应力记忆技术（SMT）在沟道区域中产生应力。 将杂质注入邻近栅电极结构的衬底中以产生邻近沟道区的非晶区。 然后通过在无定形区域上形成金属氧化物层使非晶区域重结晶，然后对其进行热处理。 结晶在非晶区域产生压应力。 结果，在位于栅电极结构下方的衬底的沟道区域中产生应力。

公开(公告)号：US20110278657A1

公开(公告)日：2011-11-17

申请号：US12777866

申请日：2010-05-11

申请人： Kwan-Yong Lim ,  Chanro Park ,  Hokyung Park ,  Paul Kirsch

发明人： Kwan-Yong Lim ,  Chanro Park ,  Hokyung Park ,  Paul Kirsch

IPC分类号： H01L29/788 ,  H01L21/326 ,  H01L21/336

CPC分类号： H01L29/7881 ,  H01L29/40114 ,  H01L29/42324 ,  H01L29/66825

摘要： An apparatus, system, and method for a capacitance change non-volatile memory device. The apparatus may include a substrate, a source region in the substrate, a drain region in the substrate, a tunnel oxide layer on the substrate substantially between the source region and the drain region, a floating gate layer on the tunnel oxide layer, a resistance changing material layer on the floating gate layer, and a control gate on the resistance changing material layer.

摘要翻译： 一种用于电容改变非易失性存储器件的装置，系统和方法。 该装置可以包括衬底，衬底中的源极区域，衬底中的漏极区域，基本上在源极区域和漏极区域之间的衬底上的隧道氧化物层，隧道氧化物层上的浮动栅极层，电阻 在浮动栅极层上的改变材料层，以及电阻变化材料层上的控制栅极。

公开(公告)号：US20110186920A1

公开(公告)日：2011-08-04

申请号：US13043385

申请日：2011-03-08

申请人： Kwan-Yong LIM ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Tae-Kyung Kim ,  Yong-Soo Kim ,  Min-Gyu Sung

发明人： Kwan-Yong LIM ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Tae-Kyung Kim ,  Yong-Soo Kim ,  Min-Gyu Sung

IPC分类号： H01L29/788

CPC分类号： H01L29/4925 ,  H01L21/28061 ,  H01L29/42324 ,  H01L29/4941 ,  H01L29/513 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a first conductive layer, a first intermediate structure over the first conductive layer, a second intermediate structure over the first intermediate structure, and a second conductive layer over the second intermediate structure. The first intermediate structure includes a metal silicide layer and a nitrogen containing metal layer. The second intermediate structure includes at least a nitrogen containing metal silicide layer.

摘要翻译： 半导体器件包括第一导电层，第一导电层上的第一中间结构，第一中间结构之上的第二中间结构以及第二中间结构上的第二导电层。 第一中间结构包括金属硅化物层和含氮金属层。 第二中间结构至少包括含氮金属硅化物层。

公开(公告)号：US07781333B2

公开(公告)日：2010-08-24

申请号：US11765546

申请日：2007-06-20

申请人： Min-Gyu Sung ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim

发明人： Min-Gyu Sung ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim

IPC分类号： H01L21/4763

CPC分类号： H01L21/28061 ,  H01L21/324 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4941

摘要： A gate structure of a semiconductor device includes an intermediate structure, wherein the intermediate structure includes a titanium layer and a tungsten silicide layer. A method for forming a gate structure of a semiconductor device includes forming a polysilicon-based electrode. An intermediate structure, which includes a titanium layer and a tungsten silicide layer, is formed over the polysilicon-based electrode. A metal electrode is formed over the intermediate structure.

摘要翻译： 半导体器件的栅极结构包括中间结构，其中中间结构包括钛层和硅化钨层。 一种用于形成半导体器件的栅极结构的方法包括形成多晶硅基电极。 在多晶硅基电极上形成包括钛层和硅化钨层的中间结构。 在中间结构上形成金属电极。

公开(公告)号：US07713823B2

公开(公告)日：2010-05-11

申请号：US12164067

申请日：2008-06-29

申请人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

发明人： Min-Gyu Sung ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Kwan-Yong Lim ,  Se-Aug Jang

IPC分类号： H01L21/8236

CPC分类号： H01L29/66666 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/7827

摘要： In a high speed vertical channel transistor, a pillar structure is formed over a substrate, a gate electrode surrounds an outer wall of a lower portion of the pillar structure; and a word line extends in a direction to partially contact an outer wall of the gate electrode. The word line shifts toward a side of the pillar structure resulting in increased transistor speed.

摘要翻译： 在高速垂直沟道晶体管中，在衬底上形成柱结构，栅电极围绕柱结构的下部的外壁; 并且字线在与栅电极的外壁部分接触的方向上延伸。 字线向柱结构的一侧移动，导致晶体管速度增加。

公开(公告)号：US07667253B2

公开(公告)日：2010-02-23

申请号：US11790957

申请日：2007-04-30

申请人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

发明人： Kwan-Yong Lim ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Se-Aug Jang ,  Hyun-Chul Sohn

IPC分类号： H01L27/108 ,  H01L29/94

CPC分类号： H01L29/7887 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66825 ,  H01L29/788

摘要： The present invention relates to a non-volatile memory device having conductive sidewall spacers and a method for fabricating the same. The non-volatile memory device includes: a substrate; a gate insulation layer formed on the substrate; a gate structure formed on the gate insulation layer; a pair of sidewall spacers formed on sidewalls of the gate structure; a pair of conductive sidewall spacers for trapping/detrapping charges formed on the pair of sidewall spacers; a pair of lightly doped drain regions formed in the substrate disposed beneath the sidewalls of the gate structure; and a pair of source/drain regions formed in the substrate disposed beneath edge portions of the pair of conductive sidewall spacers.

摘要翻译： 本发明涉及具有导电侧壁间隔物的非易失性存储器件及其制造方法。 非易失性存储器件包括：衬底; 形成在所述基板上的栅极绝缘层; 形成在栅极绝缘层上的栅极结构; 形成在所述栅极结构的侧壁上的一对侧壁间隔物; 一对导电侧壁间隔物，用于捕获/去除在一对侧壁间隔物上形成的电荷; 形成在所述衬底中的一对轻掺杂漏极区，所述衬底设置在所述栅极结构的侧壁下方; 以及形成在所述基板中的一对源极/漏极区域，所述基极设置在所述一对导电侧壁间隔物的边缘部分的下方。

公开(公告)号：US20090236656A1

公开(公告)日：2009-09-24

申请号：US12344119

申请日：2008-12-24

申请人： Min-Gyu SUNG ,  Yong-Soo KIM ,  Kwan-Yong LIM

发明人： Min-Gyu SUNG ,  Yong-Soo KIM ,  Kwan-Yong LIM

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/7827 ,  H01L27/108 ,  H01L27/10876 ,  H01L27/10891

摘要： A semiconductor device having a substrate; a plurality of pillar structures, wherein each pillar structure includes an active pillar disposed over the substrate; a gate electrode surrounding an outer wall of the active pillar; an interlayer dielectric (ILD) layer insulating adjacent pillar structures; a gate contact penetrating the ILD layer and configured to connect to a sidewall of the gate electrode; and a word line connected to the gate contact.

摘要翻译： 一种具有基板的半导体器件; 多个柱结构，其中每个柱结构包括设置在所述基板上的有源柱; 围绕所述有源柱的外壁的栅电极; 绝缘相邻支柱结构的层间电介质层（ILD）层; 穿过所述ILD层并且被配置为连接到所述栅电极的侧壁的栅极接触; 和连接到门接点的字线。

公开(公告)号：US07563726B2

公开(公告)日：2009-07-21

申请号：US11227156

申请日：2005-09-16

申请人： Heung-Jae Cho ,  Kwan-Yong Lim ,  Seung-Ryong Lee

发明人： Heung-Jae Cho ,  Kwan-Yong Lim ,  Seung-Ryong Lee

IPC分类号： H01L21/31

CPC分类号： H01L21/28202 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/518

摘要： Disclosed are a semiconductor device with dual gate dielectric layers and a method for fabricating the same. The semiconductor device includes: a silicon substrate divided into a cell region where NMOS transistors are formed and a peripheral region where NMOS and PMOS transistors are formed; a targeted silicon oxide layer formed on the silicon substrate in the cell region; an oxynitride layer formed on the silicon substrate in the peripheral region; a first gate structure formed in the cell region; a second gate structure formed on the oxynitride layer in an NMOS region of the peripheral region; and a third gate structure formed on the oxynitride layer in a PMOS region of the peripheral region.

摘要翻译： 公开了具有双栅介质层的半导体器件及其制造方法。 半导体器件包括：分为形成NMOS晶体管的单元区域的硅衬底和形成NMOS和PMOS晶体管的外围区域; 形成在所述电池区域中的所述硅衬底上的目标氧化硅层; 在周边区域中形成在硅衬底上的氧氮化物层; 形成在所述单元区域中的第一栅极结构; 形成在所述周边区域的NMOS区域中的氮氧化物层上的第二栅极结构; 以及形成在外围区域的PMOS区域中的氧氮化物层上的第三栅极结构。