公开(公告)号：US20140061910A1

公开(公告)日：2014-03-06

申请号：US13601746

申请日：2012-08-31

申请人： CHU-CHUNG LEE ,  VIKAS R. SHETH

发明人： CHU-CHUNG LEE ,  VIKAS R. SHETH

IPC分类号： H01L21/768 ,  H01L23/49

CPC分类号： H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05647 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48647 ,  H01L2224/48847 ,  H01L2224/85031 ,  H01L2224/85039 ,  H01L2224/85205 ,  H01L2224/85375 ,  H01L2924/12042 ,  H01L2924/20306 ,  H01L2924/00 ,  H01L2924/00014

摘要： A method of making a semiconductor device can comprise forming a copper bond pad on an integrated circuit device; forming a first passivation layer on the integrated circuit device and the copper bond pad; forming a second passivation layer on the first passivation layer; forming a mask over the first and second passivation layers around the copper bond pad; etching the second passivation layer over the copper bond pad; and cleaning the first passivation layer over the copper bond pad. At least a portion of the first passivation layer remains over the copper bond pad after the etching the second passivation layer. A thickness of the first passivation layer over the copper bond pad is selected to protect the copper bond pad from oxidation and to allow wire bonding to the copper bond pad through the first passivation layer.

摘要翻译： 制造半导体器件的方法可以包括在集成电路器件上形成铜焊盘; 在集成电路器件和铜接合焊盘上形成第一钝化层; 在所述第一钝化层上形成第二钝化层; 在铜接合焊盘周围的第一钝化层和第二钝化层上形成掩模; 在铜焊盘上蚀刻第二钝化层; 以及在所述铜接合焊盘上清洁所述第一钝化层。 在蚀刻第二钝化层之后，第一钝化层的至少一部分保留在铜接合焊盘上。 选择铜接合焊盘上的第一钝化层的厚度以保护铜结合焊盘免于氧化，并允许通过第一钝化层引线键合至铜键合焊盘。

公开(公告)号：US07176130B2

公开(公告)日：2007-02-13

申请号：US10987790

申请日：2004-11-12

申请人： Jin Miao Shen ,  Brian J. Fisher ,  Mark D. Hall ,  Kurt H. Junker ,  Vikas R. Sheth ,  Mehul D. Shroff

发明人： Jin Miao Shen ,  Brian J. Fisher ,  Mark D. Hall ,  Kurt H. Junker ,  Vikas R. Sheth ,  Mehul D. Shroff

IPC分类号： H01L21/441

CPC分类号： H01L21/32139 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/0276 ,  H01L21/3105 ,  H01L21/31612

摘要： A method for forming a semiconductor device (10) includes forming an organic anti-reflective coating (OARC) layer (18) over the semiconductor device (10). A tetra-ethyl-ortho-silicate (TEOS) layer (20) is formed over the OARC layer (18). The TEOS layer (20) is exposed to oxygen-based plasma at a temperature of at most about 300 degrees Celsius. In an alternative embodiment, the TEOS layer (20) is first exposed to a nitrogen-based plasma before being exposed to the oxygen-based plasma. A photoresist layer (22) is formed over the TEOS layer (20) and patterned. By applying oxygen based plasma and nitrogen based plasma to the TEOS layer (20) before applying photoresist, pattern defects are reduced.

摘要翻译： 一种用于形成半导体器件（10）的方法包括在半导体器件（10）上形成有机抗反射涂层（OARC）层（18）。 在OARC层（18）上形成四乙基原硅酸盐（TEOS）层（20）。 TEOS层（20）在至多约300摄氏度的温度下暴露于基于氧的等离子体。 在替代实施例中，首先将TEOS层（20）暴露于基于氧的等离子体之前的氮基等离子体。 光致抗蚀剂层（22）形成在TEOS层（20）上并被图案化。 在施加光致抗蚀剂之前，通过将氧基等离子体和氮基等离子体施加到TEOS层（20）上，减少了图案缺陷。

公开(公告)号：US07670760B2

公开(公告)日：2010-03-02

申请号：US11369513

申请日：2006-03-06

申请人： Jinmiao James Shen ,  Jonathan L. Cobb ,  William D. Darlington ,  Brian J. Fisher ,  Mark D. Hall ,  Vikas R. Sheth ,  Mehul D. Shroff ,  James E. Vasek

发明人： Jinmiao James Shen ,  Jonathan L. Cobb ,  William D. Darlington ,  Brian J. Fisher ,  Mark D. Hall ,  Vikas R. Sheth ,  Mehul D. Shroff ,  James E. Vasek

IPC分类号： G03F1/00

CPC分类号： G03F7/168

摘要： A method for reducing line edge roughness (LER) in a layer of photoresist is provided. In accordance with the method, a layer of photoresist is applied to a substrate. The layer of photoresist is then patterned and annealed in an atmosphere comprising at least one gas selected from the group consisting of hydrogen, nitrogen and fluorine-containing materials. Preferably, the anneal is performed after patterning the photoresist, but either immediately after, or subsequent to, the trim.

摘要翻译： 提供了一种降低光致抗蚀剂层中的线边缘粗糙度（LER）的方法。 根据该方法，将一层光致抗蚀剂施加到基底上。 然后在包括选自氢，氮和含氟材料的至少一种气体的气氛中对光致抗蚀剂层进行构图和退火。 优选地，在图案化光致抗蚀剂之后进行退火，但是在修剪之后或之后。