利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

97 条记录 (耗时 0.03 秒)

    SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
    2.
    发明授权
    SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device 有权
    基于SOI的场效应晶体管在通道下方的底切区域具有压缩膜，以及制造该器件的方法

    公开(公告)号：US06717216B1

    公开(公告)日：2004-04-06

    申请号：US10318601

    申请日：2002-12-12

    申请人： Bruce B. Doris ,  Dureseti Chidambarrao ,  Xavier Baie ,  Jack A. Mandelman ,  Devendra K. Sadana ,  Dominic J. Schepis

    发明人： Bruce B. Doris ,  Dureseti Chidambarrao ,  Xavier Baie ,  Jack A. Mandelman ,  Devendra K. Sadana ,  Dominic J. Schepis

    IPC分类号： H01L2701

    CPC分类号： H01L21/84 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78696

    摘要： Field effect transistor with increased charge carrier mobility due to stress in the current channel 22. The stress is in the direction of current flow (longitudinal). In PFET devices, the stress is compressive; in NFET devices, the stress is tensile. The stress is created by a compressive film 34 in an area 32 under the channel. The compressive film pushes up on the channel 22, causing it to bend. In PFET devices, the compressive film is disposed under ends 31 of the channel (e.g. under the source and drain), thereby causing compression in an upper portion 22A of the channel. In NFET devices, the compressive film is disposed under a middle portion 40 of the channel (e.g. under the gate), thereby causing tension in the, upper portion of the channel. Therefore, both NFET and PFET devices can be enhanced. A method for making the devices is included.

    摘要翻译： 场效应晶体管由于电流通道22中的应力而具有增加的电荷载流子迁移率。应力在电流方向（纵向）。 在PFET器件中，应力是压缩的; 在NFET器件中，应力为拉伸。 应力由通道下的区域32中的压缩膜34产生。 压缩膜在通道22上向上推动，使其弯曲。 在PFET器件中，压缩膜设置在通道的端部31（例如在源极和漏极下），从而在通道的上部22A中引起压缩。 在NFET器件中，压缩膜设置在通道的中间部分40（例如在栅极下），从而在通道的上部产生张力。 因此，可以增强NFET和PFET器件。 包括制造装置的方法。

    Planar and densely patterned silicon-on-insulator structure
    3.
    发明授权
    Planar and densely patterned silicon-on-insulator structure 失效
    平面和密集图案的绝缘体上硅结构

    公开(公告)号：US06404014B1

    公开(公告)日：2002-06-11

    申请号：US09708337

    申请日：2000-11-08

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    IPC分类号： H01L2701

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76278

    摘要： A planar silicon-on-insulator (SOI) structure and a process for fabricating the structure. The SOI structure has a silicon wafer, an oxide layer, and a silicon layer. Trenches are formed, extending from the top surface of the structure to the silicon wafer, and are filled with a semiconductor. The trenches have a top, a bottom, and side walls. The side walls have side-wall silicon portions. The side-wall silicon portions of the trench side walls are covered by trench side-wall oxide layers. A protective side wall extends over the trench side walls and trench side-wall oxide layers from the trench top to the trench bottom.

    摘要翻译： 一种平面绝缘体上硅（SOI）结构及其制造方法。 SOI结构具有硅晶片，氧化物层和硅层。 形成从结构的顶表面延伸到硅晶片并且填充有半导体的沟槽。 沟槽有顶部，底部和侧壁。 侧壁具有侧壁硅部分。 沟槽侧壁的侧壁硅部分被沟槽侧壁氧化物层覆盖。 保护侧壁从沟槽顶部到沟槽底部在沟槽侧壁和沟槽侧壁氧化物层上延伸。

    Process of fabricating planar and densely patterned silicon-on-insulator structure
    6.
    发明授权
    Process of fabricating planar and densely patterned silicon-on-insulator structure 失效
    制造平面和密集图案的绝缘体上硅结构的工艺

    公开(公告)号：US06180486B2

    公开(公告)日：2001-01-30

    申请号：US09250895

    申请日：1999-02-16

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam Shahidi

    IPC分类号： H01L2176

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76278

    摘要： A planar silicon-on-insulator (SOI) structure and a process for fabricating the structure. The SOI structure has a silicon wafer, an oxide layer, and a silicon layer. Trenches are formed, extending from the top surface of the structure to the silicon wafer, and are filled with a semiconductor. The trenches have a top, a bottom, and side walls. The side walls have side-wall silicon portions. The side-wall silicon portions of the trench side walls are covered by trench side-wall oxide layers. A protective side wall extends over the trench side walls and trench side-wall oxide layers from the trench top to the trench bottom.

    摘要翻译： 平面绝缘体上硅（SOI）结构和制造该结构的工艺。 SOI结构具有硅晶片，氧化物层和硅层。 形成从结构的顶表面延伸到硅晶片并且填充有半导体的沟槽。 沟槽有顶部，底部和侧壁。 侧壁具有侧壁硅部分。 沟槽侧壁的侧壁硅部分被沟槽侧壁氧化物层覆盖。 保护侧壁从沟槽顶部到沟槽底部在沟槽侧壁和沟槽侧壁氧化物层上延伸。

    FABRICATION OF SOI WITH GETTERING LAYER
    7.
    发明申请
    FABRICATION OF SOI WITH GETTERING LAYER 有权
    具有精密层的SOI的制造

    公开(公告)号：US20090092810A1

    公开(公告)日：2009-04-09

    申请号：US11867235

    申请日：2007-10-04

    申请人： Junedong Lee ,  Devendra K. Sadana ,  Dominic J. Schepis

    发明人： Junedong Lee ,  Devendra K. Sadana ,  Dominic J. Schepis

    IPC分类号： B32B9/04 ,  C30B23/02

    CPC分类号： H01L21/76243 ,  H01L21/3226 ,  H01L21/76254 ,  H01L29/78603

    摘要： An SOI substrate has a gettering layer of silicon-germanium (SiGe) with 5-10% Ge, and a thickness of approximately 50-1000 nm. Carbon (C) may be added to SiGe to stabilize the dislocation network. The SOI substrate may be a SIMOX SOI substrate, or a bonded SOI substrate, or a seeded SOI substrate. The gettering layer may disposed under a buried oxide (BOX) layer. The gettering layer may be disposed on a backside of the substrate.

    摘要翻译： SOI衬底具有具有5-10％Ge的硅 - 锗（SiGe）吸收层，并且厚度约为50-1000nm。 碳（C）可以添加到SiGe中以稳定位错网络。 SOI衬底可以是SIMOX SOI衬底，或者键合的SOI衬底或者是接种的SOI衬底。 吸气层可以设置在掩埋氧化物（BOX）层下面。 吸气层可以设置在衬底的背面。

    Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
    8.
    发明授权
    Process of making densely patterned silicon-on-insulator (SOI) region on a wafer 失效
    在晶片上制造密集图案的绝缘体上硅（SOI）区域的工艺

    公开(公告)号：US06214694B1

    公开(公告)日：2001-04-10

    申请号：US09193606

    申请日：1998-11-17

    申请人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    发明人： Effendi Leobandung ,  Devendra K. Sadana ,  Dominic J. Schepis ,  Ghavam G. Shahidi

    IPC分类号： H01L218222

    CPC分类号： H01L21/76264 ,  H01L21/762 ,  H01L21/76267 ,  H01L21/76275 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207

    摘要： A process for making a SOI region and a bulk region in a semiconductor device. The process includes providing a SOI structure. The SOI structure has a thin silicon layer, a buried insulating oxide layer underlying the thin silicon layer, and a silicon substrate underlying the buried insulating oxide layer. Next, a nitride layer is deposited on top of the SOI structure. The SOI structure is exposed by selectively etching portions of the nitride layer. The portion of the nitride layer which is not etched forms the SOI region. The silicon substrate is exposed by selectively etching the remaining portion of the exposed SOI structure. An epitaxial layer is grown in top of the exposed silicon substrate to form the bulk region. The nitride portion above the SOI structure is finally removed.

    摘要翻译： 一种在半导体器件中制造SOI区域和体区的工艺。 该方法包括提供SOI结构。 SOI结构具有薄的硅层，位于薄硅层下面的掩埋绝缘氧化物层和位于掩埋绝缘氧化物层下面的硅衬底。 接下来，在SOI结构的顶部上沉积氮化物层。 通过选择性地蚀刻氮化物层的部分来暴露SOI结构。 未蚀刻的氮化物层的部分形成SOI区域。 通过选择性蚀刻暴露的SOI结构的剩余部分来暴露硅衬底。 在暴露的硅衬底的顶部生长外延层以形成体区。 最终去除SOI结构之上的氮化物部分。

    Fabrication of SOI with gettering layer
    10.
    发明授权
    Fabrication of SOI with gettering layer 有权
    用吸杂层制造SOI

    公开(公告)号：US08128749B2

    公开(公告)日：2012-03-06

    申请号：US11867235

    申请日：2007-10-04

    申请人： Junedong Lee ,  Devendra K. Sadana ,  Dominic J. Schepis

    发明人： Junedong Lee ,  Devendra K. Sadana ,  Dominic J. Schepis

    IPC分类号： C30B21/02

    CPC分类号： H01L21/76243 ,  H01L21/3226 ,  H01L21/76254 ,  H01L29/78603

    摘要： An SOI substrate has a gettering layer of silicon-germanium (SiGe) with 5-10% Ge, and a thickness of approximately 50-1000 nm. Carbon (C) may be added to SiGe to stabilize the dislocation network. The SOI substrate may be a SIMOX SOI substrate, or a bonded SOI substrate, or a seeded SOI substrate. The gettering layer may disposed under a buried oxide (BOX) layer. The gettering layer may be disposed on a backside of the substrate.

    摘要翻译： SOI衬底具有具有5-10％Ge的硅 - 锗（SiGe）吸收层，并且厚度约为50-1000nm。 碳（C）可以添加到SiGe中以稳定位错网络。 SOI衬底可以是SIMOX SOI衬底，或者键合的SOI衬底或者是接种的SOI衬底。 吸气层可以设置在掩埋氧化物（BOX）层下面。 吸气层可以设置在衬底的背面。