公开(公告)号：US5512495A

公开(公告)日：1996-04-30

申请号：US390269

申请日：1995-02-16

申请人： Chia-Cu P. Mei ,  Satwinder Malhi

发明人： Chia-Cu P. Mei ,  Satwinder Malhi

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/78 ,  H01L21/266

CPC分类号： H01L29/66659 ,  H01L29/0847 ,  H01L29/42368 ,  H01L29/7835 ,  Y10S148/126

摘要： A high voltage PMOS transistor 7 has improved on resistance by adjusting impurity concentration in a lightly doped drift region rim 48 to compensate for impurity segregation which occurs during the growth phase of a thick field oxide 43. During fabrication of high voltage PMOS device 7, a shallow vertical junction 230 formed by impurity segregation into field oxide 43. Implanting an HV drift region p-tank rim adjustment 220 and annealing it forms a lateral junction 250 and isolates the shallow junction 230 under field oxide 43. Thereby, the on-resistance of high voltage PMOS transistor 7 is minimized.

摘要翻译： 高电压PMOS晶体管7通过调整轻掺杂漂移区边缘48中的杂质浓度来改善导通电阻，以补偿在厚场氧化物43的生长阶段期间发生的杂质偏析。在制造高电压PMOS器件7期间， 通过杂质偏析形成场氧化物43形成的浅垂直结230.注入HV漂移区域p型槽边缘调节件220并进行退火形成横向接合部250，并将浅结230隔离在场氧化物43下。由此，导通电阻 高电压PMOS晶体管7最小化。

公开(公告)号：US06943769B1

公开(公告)日：2005-09-13

申请号：US08566234

申请日：1995-12-01

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： G09G3/18

CPC分类号： G06F1/1637 ,  Y10S345/901

摘要： A portable computer having a display unit coupled to a base. The display unit includes an exterior display case, a screen, one or more liquid crystal display (LCD) panels, display electronics and a light source. The light source is a tubular shaped lamp which extends along a length of the display case and is held in place by a harness at one end of the display case. A section of the display case is an independently movable reflector, coated with a light reflective mirrored finish that distributes light evenly along the LCD panel surface. The computer has a storage mode and an active mode. When in active mode, the reflector is inclined and light from the light source reflects unto the LCD panel within the case. In storage mode, the reflector is closed and no light is reflected unto the LCD panel.

摘要翻译： 一种具有耦合到基座的显示单元的便携式计算机。 显示单元包括外部显示外壳，屏幕，一个或多个液晶显示器（LCD）面板，显示电子设备和光源。 光源是管状灯，其沿着显示器壳体的长度延伸并且通过在显示器壳体的一端处的线束保持就位。 显示盒的一部分是可独立移动的反射器，涂覆有光反射镜面，其沿着LCD面板表面均匀分布光。 计算机具有存储模式和活动模式。 当处于活动模式时，反射器是倾斜的，并且来自光源的光反射到壳体内的LCD面板。 在存储模式下，反射器关闭，并且没有光反射到LCD面板。

公开(公告)号：US5818165A

公开(公告)日：1998-10-06

申请号：US548971

申请日：1995-10-27

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01J1/304 ,  H01J29/86 ,  H01J31/12 ,  H01J1/30

CPC分类号： H01J29/862 ,  H01J1/3042 ,  H01J31/127

摘要： An FED display (10) is provided which is formed from flexible materials. The flexible FED display (10) includes an anode element (12) having a face sheet layer (18) formed from a first layer of flexible insulating substrate material. A cathode element (14) is attached to the anode element (12). The cathode element (14) includes a backing sheet layer (26) formed from a second layer of flexible insulating substrate material (40).

摘要翻译： 提供由柔性材料形成的FED显示器（10）。 柔性FED显示器（10）包括阳极元件（12），其具有由第一柔性绝缘基底材料层形成的面层（18）。 阴极元件（14）附接到阳极元件（12）。 阴极元件（14）包括由第二层柔性绝缘衬底材料（40）形成的背衬层（26）。

公开(公告)号：US5734180A

公开(公告)日：1998-03-31

申请号：US658297

申请日：1996-06-05

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L27/088 ,  H01L27/01 ,  H01L29/68 ,  H01L29/78

CPC分类号： H01L27/088

摘要： An improved high-voltage device structure (10, 50, or 60) is a hybrid silicon-based/non-silicon-based power device that has a low R.sub.ds(on) relative to devices formed using only a silicon substrate and includes control circuit (14, 14', or 14") formed on silicon substrate region (12 or 62). High-voltage circuit (16, 16' or 16") is formed in non-silicon substrate region (18). Connecting circuitry (34 and 66) connects control circuit (14, 14', and 14") with high-voltage circuit (16, 16' or 16") to form high-voltage device structure (10, 50 or 60) that has improved control circuit performance and improved high-voltage circuits performance over devices formed solely from a silicon substrate or solely from a non-silicon substrate.

摘要翻译： 改进的高压器件结构（10,50或60）是相对于仅使用硅衬底形成的器件具有低Rds（on）的混合硅基/非硅基功率器件，并且包括控制电路 （14或14“）形成在硅衬底区域（12或62）上。 高压电路（16,16'或16“）形成在非硅衬底区域（18）中。 连接电路（34和66）将控制电路（14,14'和14“）与高电压电路（16,16'或16”）连接，以形成高压器件结构（10,50或60） 与仅由硅衬底或仅由非硅衬底形成的器件相比，其具有改进的控制电路性能和改进的高压电路性能。

公开(公告)号：US5731686A

公开(公告)日：1998-03-24

申请号：US783687

申请日：1997-01-15

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01M10/44 ,  H01M10/42 ,  H01M10/48 ,  H02J7/00 ,  H01M10/46 ,  H01M10/50

CPC分类号： H01M10/4257 ,  H01M10/48 ,  H02J7/0011 ,  H02J7/0029 ,  H02J7/0031 ,  H02J7/0065

摘要： A method and apparatus is provided for miniaturizing battery overtemperature protection and voltage regulation circuits in which such protection and regulation circuits are formed in an integrated circuit (200, 600) and embedded in the casings of individual batteries. In one aspect of the invention, a MOSFET switch (Q1), a temperature sensitive diode (D1) and a control circuit (604) may be formed in an integrated circuit (600) and embedded in the casing of a battery. The MOSFET switch may be placed in the charging path of the battery to provide an open circuit when the battery temperature exceeds a predetermined value. In another aspect of the invention, the operation of the MOSFET switch (Q1) may be controlled by a control circuit (204) to provide a constant output voltage from the battery, thereby improving the operation of the portable system using the battery.

摘要翻译： 提供一种用于使电池过热保护和电压调节电路小型化的方法和装置，其中在集成电路（200,600）中形成这种保护和调节电路并且嵌入在各个电池的外壳中。 在本发明的一个方面中，可以在集成电路（600）中形成MOSFET开关（Q1），温度敏感二极管（D1）和控制电路（604），并嵌入电池壳体中。 当电池温度超过预定值时，MOSFET开关可以放置在电池的充电路径中，以提供开路。 在本发明的另一方面，MOSFET开关（Q1）的操作可由控制电路（204）控制，以提供来自电池的恒定的输出电压，从而改善使用电池的便携式系统的操作。

公开(公告)号：US5723891A

公开(公告)日：1998-03-03

申请号：US463954

申请日：1995-06-05

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L21/336 ,  H01L29/423 ,  H01L29/78 ,  H01L29/76 ,  H01L29/94

CPC分类号： H01L29/7809 ,  H01L29/42368 ,  H01L29/7813 ,  H01L29/7834

摘要： A top drain trench based RESURF DMOS (reduced surface field double diffused MOS) transistor structure provides improved RDSon performance by minimizing transistor cell pitch. The transistor includes a gate, a source and drain. The trench may include a nonuniform dielectric lining. A drain drift region partially surrounds the trench. Current flows laterally enabling multiple trench based RESURF DMOS transistors to be formed on a single semiconductor die. The addition of an isolation region to electrically isolate the source from the substrate allows the power transistor to be incorporated into high side driver applications as well as other application mandating electrical isolation between the source and ground.

摘要翻译： 基于顶漏沟槽的RESURF DMOS（减小的表面场双扩散MOS）晶体管结构通过最小化晶体管单元间距来提供改善的RDSon性能。 晶体管包括栅极，源极和漏极。 沟槽可以包括不均匀的电介质衬里。 漏极漂移区域部分地围绕沟槽。 电流横向流动，使得能够在单个半导体管芯上形成多个基于沟槽的RESURF DMOS晶体管。 添加隔离区以将源极与衬底电隔离允许将功率晶体管并入高侧驱动器应用以及强制源极和地之间的电隔离的其它应用。

公开(公告)号：US5696010A

公开(公告)日：1997-12-09

申请号：US683766

申请日：1996-07-17

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L21/316 ,  H01L21/225 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/08 ,  H01L29/417 ,  H01L29/78 ,  H01L21/8234

CPC分类号： H01L29/7835 ,  H01L29/0615 ,  H01L29/0653 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7809 ,  H01L29/7816 ,  H01L29/7834 ,  H01L21/2255 ,  H01L29/0847 ,  H01L29/41766 ,  Y10S148/126

摘要： A high voltage power transistor cell is developed that provides improved RDSon performance without sacrificing breakdown performance through utilization of trench based transistor technology. A source, drain and trench are formed within a substrate. A gate is formed on the surface over a spacing between the source and the trench. A drift region is formed around the trench. An isolation region may optionally be added allowing electrical isolation between the source and the substrate. The lateral current flow feature allows multiple high voltage power transistors, electrically isolated from one another, to exist on a single semiconductor chip. The drift region formed around the trench provides RESURF transistor characteristics without sacrificing die area.

摘要翻译： 开发了一种高电压功率晶体管单元，通过利用基于沟槽的晶体管技术，可以提供更好的RDSon性能，而不会牺牲击穿性能。 在衬底内形成源极，漏极和沟槽。 在源极和沟槽之间的间隔上的表面上形成栅极。 在沟槽周围形成漂移区域。 可以可选地添加隔离区域，允许源极和衬底之间的电隔离。 横向电流流动特征允许在单个半导体芯片上存在彼此电隔离的多个高压功率晶体管。 围绕沟槽形成的漂移区域提供RESURF晶体管特性，而不牺牲管芯面积。

公开(公告)号：US5589695A

公开(公告)日：1996-12-31

申请号：US459369

申请日：1995-06-02

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L29/78 ,  H01L27/088 ,  H01L29/12 ,  H01L27/01 ,  H01L29/68

CPC分类号： H01L27/088

摘要： An improved high-voltage device structure (10, 50, or 60) is a hybrid silicon-based/non-silicon-based power device that has a low R.sub.ds(on) relative to devices formed using only a silicon substrate and includes control circuit (14, 14' or 14") formed on silicon substrate region (12 or 62). High-voltage circuit (16, 16' or 16") is formed in non-silicon substrate region (18). Connecting circuitry (34 and 66) connects control circuit (14, 14', and 14") with high-voltage circuit (16, 16' or 16") to form high-voltage device structure (10, 50 or 60) that has improved control circuit performance and improved high-voltage circuits performance over devices formed solely from a silicon substrate or solely from a non-silicon substrate.

摘要翻译： 改进的高压器件结构（10,50或60）是相对于仅使用硅衬底形成的器件具有低Rds（on）的混合硅基/非硅基功率器件，并且包括控制电路 （14或14“）形成在硅衬底区域（12或62）上。 高压电路（16,16'或16“）形成在非硅衬底区域（18）中。 连接电路（34和66）将控制电路（14,14'和14“）与高电压电路（16,16'或16”）连接，以形成高压器件结构（10,50或60） 与仅由硅衬底或仅由非硅衬底形成的器件相比，其具有改进的控制电路性能和改进的高压电路性能。

公开(公告)号：US5441911A

公开(公告)日：1995-08-15

申请号：US263099

申请日：1994-06-21

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L21/20 ,  H01L21/762 ,  H01L29/10 ,  H01L29/24 ,  H01L29/786 ,  H01L21/18

CPC分类号： H01L29/1608 ,  H01L21/2007 ,  H01L21/762 ,  H01L29/1079 ,  H01L29/78684 ,  Y10S148/148 ,  Y10S438/931

摘要： A silicon carbide structure (10) and method capable of using existing silicon wafer fabrication facilities. A silicon wafer (20) is provided which has a first diameter. At least one silicon carbide wafer (30) is provided which has a given width and length (or diameter). The width and length (or diameter) of the silicon carbide wafer (30) are smaller than the diameter of the silicon wafer (20). The silicon wafer (20) and the silicon carbide wafer (30) are then bonded together. The bonding layer (58) may comprise silicon germanium, silicon dioxide, silicate glass or other materials. Structures such as MOSFET (62) may be then formed in silicon carbide wafer (30).

摘要翻译： 一种能够使用现有的硅晶片制造设备的碳化硅结构（10）和方法。 提供具有第一直径的硅晶片（20）。 提供至少一个具有给定宽度和长度（或直径）的碳化硅晶片（30）。 碳化硅晶片（30）的宽度和长度（或直径）小于硅晶片（20）的直径。 然后将硅晶片（20）和碳化硅晶片（30）接合在一起。 结合层（58）可以包括硅锗，二氧化硅，硅酸盐玻璃或其它材料。 然后可以在碳化硅晶片（30）中形成诸如MOSFET（62）的结构。

公开(公告)号：US5326711A

公开(公告)日：1994-07-05

申请号：US69

申请日：1993-01-04

申请人： Satwinder Malhi

发明人： Satwinder Malhi

IPC分类号： H01L21/331 ,  H01L21/336 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L21/265

CPC分类号： H01L29/7813 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7827 ,  H01L29/4232 ,  H01L29/42368 ,  H01L29/4238

摘要： A transistor device (10) includes an epitaxial layer (14) formed on a semiconductor substrate layer (12). A base layer (16) is formed on the epitaxial layer (14) and a source layer (18) is formed on the base layer (16). A trench region (22) is formed extending through the source layer (18), the base layer (16), and the epitaxial layer (14) and into the semiconductor substrate layer (12). An oxide layer (24) is formed on the source layer (18) and on the internal walls of the trench region (22) such that the oxide layer (24) is wider at the bottom of the trench region (22) than at the top in order to handle high voltage applications. A gate layer (26) is formed within the trench region (22) on the oxide layer (24). The gate layer (26) causes a drift region formed within the epitaxial layer (14) to fully deplete under full rated blocking conditions, decreasing the drift region component of the on-resistance which is the dominant parameter in very high voltage devices.

摘要翻译： 晶体管器件（10）包括形成在半导体衬底层（12）上的外延层（14）。 在外延层（14）上形成基极层（16），在基极层（16）上形成源极层（18）。 沟槽区域（22）形成为延伸穿过源极层（18），基极层（16）和外延层（14）并进入半导体衬底层（12）。 在源极层（18）和沟槽区域（22）的内壁上形成氧化物层（24），使得氧化物层（24）在沟槽区域（22）的底部比在 以处理高压应用。 栅极层（26）形成在氧化物层（24）上的沟槽区域（22）内。 栅极层（26）使形成在外延层（14）内的漂移区域在全额定阻塞条件下完全消耗，从而降低了导通电阻的漂移区域分量，导通电阻是极高电压器件中的主要参数。