公开(公告)号：US08587119B2

公开(公告)日：2013-11-19

申请号：US12761641

申请日：2010-04-16

申请人： Chien-Ling Hwang ,  Yi-Wen Wu ,  Chung-Shi Liu

发明人： Chien-Ling Hwang ,  Yi-Wen Wu ,  Chung-Shi Liu

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L24/05 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/03464 ,  H01L2224/03831 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/13147 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

摘要： An embodiment of the disclosure includes a conductive feature on a semiconductor die. A substrate is provided. A bond pad is formed over the substrate. The bond pad has a first width. A polyimide layer is formed over the substrate and the bond pad. The polyimide layer has a first opening over the bond pad with a second width. A silicon-based protection layer overlies the polyimide layer. The silicon-based protection layer has a second opening over the bond pad with a third width. The first opening and the second opening form a combined opening having sidewalls to expose a portion of the bond pad. A UBM layer is formed over the sidewalls of combined opening to contact the exposed portion of the bond pad. A conductive feature overlies the UBM layer.

摘要翻译： 本公开的实施例包括半导体管芯上的导电特征。 提供基板。 在衬底上形成接合焊盘。 接合垫具有第一宽度。 在衬底和接合焊盘上形成聚酰亚胺层。 聚酰亚胺层在接合焊盘上具有第二宽度的第一开口。 硅基保护层覆盖聚酰亚胺层。 硅基保护层在接合焊盘上具有第三宽度的第二开口。 第一开口和第二开口形成具有侧壁以暴露接合垫的一部分的组合开口。 UBM层形成在组合开口的侧壁上，以与接合焊盘的暴露部分接触。 导电特征覆盖在UBM层上。

公开(公告)号：US20090317214A1

公开(公告)日：2009-12-24

申请号：US12435861

申请日：2009-05-05

申请人： Yi-Li Hsiao ,  Chen-Hua Yu ,  Jean Wang ,  Ming-che Ho ,  Chien-Ling Hwang ,  Jui-Pin Hung

发明人： Yi-Li Hsiao ,  Chen-Hua Yu ,  Jean Wang ,  Ming-che Ho ,  Chien-Ling Hwang ,  Jui-Pin Hung

IPC分类号： H01L21/00 ,  H01L21/677 ,  H01L21/67 ,  B65D81/26 ,  F25B29/00

CPC分类号： H01L21/67772 ,  H01L21/67017 ,  Y10S414/135

摘要： A semiconductor manufacturing system, an interface system, a carrier, and a method for providing an ambient controlled environment is disclosed. The semiconductor manufacturing system comprises a plurality of process chambers; at least one interface system, wherein the interface system includes a first ambient control element; at least one carrier, wherein the carrier comprises a second ambient control element; and a control module coupled to the plurality of process chambers, the at least one interface system, and the at least one carrier.

摘要翻译： 公开了一种半导体制造系统，接口系统，载体和用于提供环境受控环境的方法。 半导体制造系统包括多个处理室; 至少一个接口系统，其中所述接口系统包括第一环境控制元件; 至少一个载体，其中载体包括第二环境控制元件; 以及耦合到所述多个处理室，所述至少一个接口系统和所述至少一个载体的控制模块。

公开(公告)号：US08827695B2

公开(公告)日：2014-09-09

申请号：US12435861

申请日：2009-05-05

申请人： Yi-Li Hsiao ,  Chen-Hua Yu ,  Jean Wang ,  Ming-che Ho ,  Chien-Ling Hwang ,  Jui-Pin Hung

发明人： Yi-Li Hsiao ,  Chen-Hua Yu ,  Jean Wang ,  Ming-che Ho ,  Chien-Ling Hwang ,  Jui-Pin Hung

IPC分类号： F27D15/00 ,  H01L21/677 ,  H01L21/67

CPC分类号： H01L21/67772 ,  H01L21/67017 ,  Y10S414/135

摘要： A semiconductor manufacturing system, an interface system, a carrier, and a method for providing an ambient controlled environment is disclosed. The semiconductor manufacturing system comprises a plurality of process chambers; at least one interface system, wherein the interface system includes a first ambient control element; at least one carrier, wherein the carrier comprises a second ambient control element; and a control module coupled to the plurality of process chambers, the at least one interface system, and the at least one carrier.

摘要翻译： 公开了一种半导体制造系统，接口系统，载体和用于提供环境受控环境的方法。 半导体制造系统包括多个处理室; 至少一个接口系统，其中所述接口系统包括第一环境控制元件; 至少一个载体，其中载体包括第二环境控制元件; 以及耦合到所述多个处理室，所述至少一个接口系统和所述至少一个载体的控制模块。