公开(公告)号：US20070271540A1

公开(公告)日：2007-11-22

申请号：US11383565

申请日：2006-05-16

申请人： Chung-Ping Eng ,  Henry A. Bonges ,  Jeffrey S. Zimmerman ,  Terence B. Hook

发明人： Chung-Ping Eng ,  Henry A. Bonges ,  Jeffrey S. Zimmerman ,  Terence B. Hook

IPC分类号： G06F17/50

CPC分类号： G06F17/5063 ,  H01L27/0251

摘要： Disclosed is a protection circuit for an integrated circuit device, wherein said protection circuit comprises: a first element connected to a gate of a first FET device; and a second element connected to a gate of a second FET device, wherein a drain/source of the first FET device and a drain/source of the second FET device are connected to a higher level connector and wherein the higher level connector eliminates a damaging current path between the first element and the second element.

摘要翻译： 公开了一种用于集成电路器件的保护电路，其中所述保护电路包括：连接到第一FET器件的栅极的第一元件; 以及连接到第二FET器件的栅极的第二元件，其中所述第一FET器件的漏极/源极和所述第二FET器件的漏极/源极连接到较高级别的连接器，并且其中所述较高级连接器消除了损坏 第一元件和第二元件之间的电流路径。

公开(公告)号：US20090094567A1

公开(公告)日：2009-04-09

申请号：US11869176

申请日：2007-10-09

申请人： Chung-Ping Eng ,  Terence B. Hook ,  Jeffrey S. Zimmerman

发明人： Chung-Ping Eng ,  Terence B. Hook ,  Jeffrey S. Zimmerman

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5081 ,  G06F2217/12 ,  H01L23/60 ,  H01L2223/6677 ,  H01L2924/0002 ,  Y02P90/265 ,  H01L2924/00

摘要： Method embodiments herein determine a connection order in which connections will be made to connect active devices to antennas within a given circuit design. The method also evaluates the possibilities that these connections to the antennas will cause charging damage in the devices that are connected to the antennas. Such possibilities are based on the connection order, the size of the antennas, and the likelihood that charges will flow from the antennas through insulators of the devices. If a significant possibility for damage exists, the method can reduce the size of the antenna.

摘要翻译： 本文的方法实施例确定连接顺序，其中将连接有源器件连接到给定电路设计内的天线。 该方法还评估了这些与天线的连接在连接到天线的设备中将导致充电损坏的可能性。 这种可能性基于连接顺序，天线的尺寸以及电荷将从天线通过设备的绝缘体流过的可能性。 如果存在损坏的重大可能性，则该方法可以减小天线的尺寸。

公开(公告)号：US20060113672A1

公开(公告)日：2006-06-01

申请号：US10904827

申请日：2004-12-01

申请人： Yun-Yu Wang ,  Richard Conti ,  Chung-Ping Eng ,  Matthew Nicholls

发明人： Yun-Yu Wang ,  Richard Conti ,  Chung-Ping Eng ,  Matthew Nicholls

IPC分类号： H01L23/48 ,  H01L23/58 ,  H01L23/52

CPC分类号： H01L21/76801 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53228 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap nitride stack which prevents etch penetration to the HDP nitride while maintaining the electromigration benefits of HDP nitride atop Cu. In one embodiment, the stack comprises a first layer of HDP nitride and a second layer of a Si—C—H compound disposed over the first layer. The Si—C—H compound is for example BLoK, or N-BLoK (Si—C—H—N), and is selected from a group of materials that has high selectivity during via RIE such that RIE chemistry from the next wiring level does not punch through. Carbon and nitrogen are the key elements. In another embodiment, the stack comprises a first layer of HDP nitride, followed by a second layer of UVN (a plasma nitride), and a third layer comprising HDP nitride disposed over the second layer.

摘要翻译： 一种覆盖氮化物叠层，可以防止蚀刻渗透到HDP氮化物，同时保持在Cu顶部的HDP氮化物的电迁移效果。 在一个实施例中，堆叠包括第一层HDP氮化物和设置在第一层上的Si-C-H化合物的第二层。 Si-C-H化合物例如是BLoK或N-BLoK（Si-C-H-N），并且选自在通孔RIE期间具有高选择性的一组材料，使得来自下一个布线层的RIE化学不会穿透。 碳氮是关键要素。 在另一个实施例中，堆叠包括第一层HDP氮化物，随后是第二层UVN（等离子体氮化物），以及包含设置在第二层上的HDP氮化物的第三层。

公开(公告)号：US06387790B1

公开(公告)日：2002-05-14

申请号：US09602228

申请日：2000-06-23

申请人： Anthony Gene Domenicucci ,  Chung-Ping Eng ,  William Joseph Murphy ,  Tina J. Wagner ,  Yun-Yu Wang ,  Kwong Hon Wong

发明人： Anthony Gene Domenicucci ,  Chung-Ping Eng ,  William Joseph Murphy ,  Tina J. Wagner ,  Yun-Yu Wang ,  Kwong Hon Wong

IPC分类号： H01L213205

CPC分类号： H01L21/76846 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76864

摘要： A method of fabricating a Ti-containing liner having good contact resistance and coverage of a contact hole is provided. The method which converts an amorphous region of ionized metal plasma deposited Ti into a substantially crystalline region includes (a) providing a structure having at least one contact hole formed therein, said at least one contact hole exposing at least a portion of a cobalt disilicide contact formed in a semiconductor substrate; (b) depositing a Ti/TiN liner in said at least one contact hole by ionized metal plasma deposition; (c) annealing said Ti/TiN liner under conditions effective to recrystallize any amorphous region formed during said annealing into a crystalline region including a TiSi2 top layer and a CoSix bottom layer; and (d) optionally forming a conductive material on said Ti/TiN liner.

摘要翻译： 提供一种制造具有良好接触电阻和接触孔覆盖度的含Ti衬垫的方法。 将电离金属等离子体沉积的Ti的非晶区域转化成基本上结晶的区域的方法包括（a）提供其中形成有至少一个接触孔的结构，所述至少一个接触孔暴露至少一部分二硅化钴接触 形成在半导体衬底中; （b）通过电离金属等离子体沉积在所述至少一个接触孔中沉积Ti / TiN衬垫; （c）在有效使所述退火过程中形成的任何非晶区域再结晶成包括TiSi 2顶层和CoSix底层的结晶区域的条件下退火所述Ti / TiN衬垫; 和（d）任选地在所述Ti / TiN衬垫上形成导电材料。

公开(公告)号：US07372158B2

公开(公告)日：2008-05-13

申请号：US11467593

申请日：2006-08-28

申请人： Yun-Yu Wang ,  Richard A Conti ,  Chung-Ping Eng ,  Matthew C Nicholls

发明人： Yun-Yu Wang ,  Richard A Conti ,  Chung-Ping Eng ,  Matthew C Nicholls

IPC分类号： H01L29/40

CPC分类号： H01L21/76801 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53228 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap nitride stack which prevents etch penetration to the HDP nitride while maintaining the electromigration benefits of HDP nitride atop Cu. In one embodiment, the stack comprises a first layer of HDP nitride and a second layer of a Si—C—H compound disposed over the first layer. The Si—C—H compound is for example BLoK, or N-BLoK (Si—C—H—N), and is selected from a group of materials that has high selectivity during via RIE such that RIE chemistry from the next wiring level does not punch through. Carbon and nitrogen are the key elements. In another embodiment, the stack comprises a first layer of HDP nitride, followed by a second layer of UVN (a plasma nitride), and a third layer comprising HDP nitride disposed over the second layer.

摘要翻译： 一种覆盖氮化物叠层，可以防止蚀刻渗透到HDP氮化物，同时保持在Cu顶部的HDP氮化物的电迁移效果。 在一个实施例中，堆叠包括第一层HDP氮化物和设置在第一层上的Si-C-H化合物的第二层。 Si-C-H化合物例如是BLoK或N-BLoK（Si-C-H-N），并且选自在通孔RIE期间具有高选择性的一组材料，使得来自下一个布线层的RIE化学不会穿透。 碳氮是关键要素。 在另一个实施例中，堆叠包括第一层HDP氮化物，随后是第二层UVN（等离子体氮化物），以及包含设置在第二层上的HDP氮化物的第三层。

公开(公告)号：US07008803B2

公开(公告)日：2006-03-07

申请号：US10280513

申请日：2002-10-24

申请人： Terence Lawrence Kane ,  Chung-Ping Eng ,  Brett H. Engel ,  Barry Jack Ginsberg ,  Dermott A. Macpherson ,  John Charles Petrus

发明人： Terence Lawrence Kane ,  Chung-Ping Eng ,  Brett H. Engel ,  Barry Jack Ginsberg ,  Dermott A. Macpherson ,  John Charles Petrus

IPC分类号： H01L21/00

CPC分类号： H01L21/67253 ,  G01N21/68 ,  H01J37/32009 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31127 ,  H01L21/31138 ,  H01L21/32131 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of etching a semiconductor structure using ion milling with a variable-position endpoint detector to unlayer multiple interconnect layers, including low-k dielectric films. The ion milling process is controlled for each material type to maintain a planar surface with minimal damage to the exposed materials. In so doing, an ion beam mills a first layer and detects an endpoint thereof using an optical detector positioned within the ion beam adjacent the first layer to expose a second layer of low-k dielectric film. Once the low-k dielectric film is exposed, a portion of the low-k dielectric film may be removed to provide spaces therein, which are backfilled with a material and polished to remove the backfill material and a layer of the multiple interconnect metal layers. Still further, the exposed low-k dielectric film may then be removed, and the exposed metal vias polished.

摘要翻译： 使用可变位置端点检测器使用离子铣削蚀刻半导体结构以使多层互连层（包括低k介电膜）层叠的方法。 对于每种材料类型来控制离子研磨工艺以保持平坦表面，同时对暴露的材料具有最小的损伤。 这样做，离子束研磨第一层并使用位于邻近第一层的离子束内的光学检测器来检测其端点，以暴露第二层低k电介质膜。 一旦露出低k电介质膜，可以去除低k电介质膜的一部分以在其中提供空间，其中填充有材料并被抛光以去除回填材料和多个互连金属层的层。 此外，然后可以去除暴露的低k电介质膜，并且暴露的金属通孔被抛光。

公开(公告)号：US06436823B1

公开(公告)日：2002-08-20

申请号：US09679738

申请日：2000-10-05

申请人： Cyril Cabral, Jr. ,  Chung-Ping Eng ,  Lynne Marie Gignac ,  Christian Lavoie ,  Patricia O'Neil ,  Kirk David Peterson ,  Tina Wagner ,  Yun-Yu Wang ,  Keith Wong

发明人： Cyril Cabral, Jr. ,  Chung-Ping Eng ,  Lynne Marie Gignac ,  Christian Lavoie ,  Patricia O'Neil ,  Kirk David Peterson ,  Tina Wagner ,  Yun-Yu Wang ,  Keith Wong

IPC分类号： H01L2144

CPC分类号： H01L21/76856 ,  H01L21/28518 ,  H01L2221/1078

摘要： A method for forming a TiN layer on top of a metal silicide layer in a semiconductor structure without the formation of a thick amorphous layer containing Ti, Co and Si and the structure formed are provided. In the method, after a Ti layer is deposited on top of a metal silidide layer, a dual-step annealing process is conducted in which a low temperature annealing in a forming gas (or ammonia) at a temperature not higher than 500° C. is first conducted for less than 2 hours followed by a high temperature annealing in a nitrogen-containing gas (or ammonia) at a second temperature not lower than 500° for less than 2 hours to form the TiN layer. The present invention method prevents the problem usually caused by a thick amorphous material layer of Ti—Si—Co which produces weakly bonded Ti which reacts with fluorine atoms from WF6 during a subsequent CVD W deposition process and causes liner failure due to a volume expansion of the amorphous material. The maximum thickness of the amorphous material layer formed by the present invention method is less than 5 nm which minimizes the line failure problem.

摘要翻译： 提供了一种在半导体结构中的金属硅化物层的顶部上形成TiN层的方法，而不形成含有Ti，Co和Si的厚非晶层以及形成的结构。 在该方法中，在金属硅化物层的顶部沉积Ti层之后，进行双相退火工艺，其中在不高于500℃的温度下在成形气体（或氨）中进行低温退火。 首先进行少于2小时，然后在不低于500℃的第二温度下在含氮气体（或氨）中进行低温退火2小时以形成TiN层。 本发明的方法防止了在随后的CVD W沉积过程中由Ti-Si-Co的厚的无定形材料层产生的弱结合的Ti与来自WF6的氟原子反应而产生的弱结合的问题，并导致由于体积膨胀引起的衬管故障 无定形材料。 通过本发明方法形成的非晶材料层的最大厚度小于5nm，这使线路故障问题最小化。

公开(公告)号：US20070004206A1

公开(公告)日：2007-01-04

申请号：US11467593

申请日：2006-08-28

申请人： Yun-Yu Wang ,  Richard Conti ,  Chung-Ping Eng ,  Matthew Nicholls

发明人： Yun-Yu Wang ,  Richard Conti ,  Chung-Ping Eng ,  Matthew Nicholls

IPC分类号： H01L21/44 ,  H01L23/48

CPC分类号： H01L21/76801 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53228 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap nitride stack which prevents etch penetration to the HDP nitride while maintaining the electromigration benefits of HDP nitride atop Cu. In one embodiment, the stack comprises a first layer of HDP nitride and a second layer of a Si—C—H compound disposed over the first layer. The Si—C—H compound is for example BLoK, or N-BLoK (Si—C—H—N), and is selected from a group of materials that has high selectivity during via RIE such that RIE chemistry from the next wiring level does not punch through. Carbon and nitrogen are the key elements. In another embodiment, the stack comprises a first layer of HDP nitride, followed by a second layer of UVN (a plasma nitride), and a third layer comprising HDP nitride disposed over the second layer.

摘要翻译： 一种覆盖氮化物叠层，可以防止蚀刻渗透到HDP氮化物，同时保持在Cu顶部的HDP氮化物的电迁移效果。 在一个实施例中，堆叠包括第一层HDP氮化物和设置在第一层上的Si-C-H化合物的第二层。 Si-C-H化合物例如是BLoK或N-BLoK（Si-C-H-N），并且选自在通孔RIE期间具有高选择性的一组材料，使得来自下一个布线层的RIE化学不会穿透。 碳氮是关键要素。 在另一个实施例中，堆叠包括第一层HDP氮化物，随后是第二层UVN（等离子体氮化物），以及包含设置在第二层上的HDP氮化物的第三层。

公开(公告)号：US07138717B2

公开(公告)日：2006-11-21

申请号：US10904827

申请日：2004-12-01

申请人： Yun-Yu Wang ,  Richard A. Conti ,  Chung-Ping Eng ,  Matthew C. Nicholls

发明人： Yun-Yu Wang ,  Richard A. Conti ,  Chung-Ping Eng ,  Matthew C. Nicholls

IPC分类号： H01L29/40

CPC分类号： H01L21/76801 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53228 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap nitride stack which prevents etch penetration to the HDP nitride while maintaining the electromigration benefits of HDP nitride atop Cu. In one embodiment, the stack comprises a first layer of HDP nitride and a second layer of a Si—C—H compound disposed over the first layer. The Si—C—H compound is for example BLoK, or N-BLoK (Si—C—H—N), and is selected from a group of materials that has high selectivity during via RIE such that RIE chemistry from the next wiring level does not punch through. Carbon and nitrogen are the key elements. In another embodiment, the stack comprises a first layer of HDP nitride, followed by a second layer of UVN (a plasma nitride), and a third layer comprising HDP nitride disposed over the second layer.

摘要翻译： 一种覆盖氮化物叠层，可以防止蚀刻渗透到HDP氮化物，同时保持在Cu顶部的HDP氮化物的电迁移效果。 在一个实施例中，堆叠包括第一层HDP氮化物和设置在第一层上的Si-C-H化合物的第二层。 Si-C-H化合物例如是BLoK或N-BLoK（Si-C-H-N），并且选自在通孔RIE期间具有高选择性的一组材料，使得来自下一个布线层的RIE化学不会穿透。 碳氮是关键要素。 在另一个实施例中，堆叠包括第一层HDP氮化物，随后是第二层UVN（等离子体氮化物），以及包含设置在第二层上的HDP氮化物的第三层。

公开(公告)号：US20050285106A1

公开(公告)日：2005-12-29

申请号：US11205522

申请日：2005-08-17

申请人： Terence Kane ,  Chung-Ping Eng ,  Brett Engel ,  Barry Ginsberg ,  Dermott MacPherson ,  John Petrus

发明人： Terence Kane ,  Chung-Ping Eng ,  Brett Engel ,  Barry Ginsberg ,  Dermott MacPherson ,  John Petrus

IPC分类号： G01N21/68 ,  H01L21/00 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/302 ,  H01L21/461 ,  H01L21/4763 ,  H01L23/58 ,  H01L29/10

CPC分类号： H01L21/67253 ,  G01N21/68 ,  H01J37/32009 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31127 ,  H01L21/31138 ,  H01L21/32131 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of etching a semiconductor structure using ion milling with a variable-position endpoint detector to unlayer multiple interconnect layers, including low-k dielectric films. The ion milling process is controlled for each material type to maintain a planar surface with minimal damage to the exposed materials. In so doing, an ion beam mills a first layer and detects an endpoint thereof using an optical detector positioned within the ion beam adjacent the first layer to expose a second layer of low-k dielectric film. Once the low-k dielectric film is exposed, a portion of the low-k dielectric film may be removed to provide spaces therein, which are backfilled with a material and polished to remove the backfill material and a layer of the multiple interconnect metal layers. Still further, the exposed low-k dielectric film may then be removed, and the exposed metal vias polished.

摘要翻译： 使用可变位置端点检测器使用离子铣削蚀刻半导体结构以使多层互连层（包括低k介电膜）层叠的方法。 对于每种材料类型来控制离子研磨工艺以保持平坦表面，同时对暴露的材料具有最小的损伤。 这样做，离子束研磨第一层并使用位于邻近第一层的离子束内的光学检测器来检测其端点，以暴露第二层低k电介质膜。 一旦露出低k电介质膜，可以去除低k电介质膜的一部分以在其中提供空间，其中填充有材料并被抛光以去除回填材料和多个互连金属层的层。 此外，然后可以去除暴露的低k电介质膜，并且暴露的金属通孔被抛光。