公开(公告)号：US07489563B2

公开(公告)日：2009-02-10

申请号：US11668753

申请日：2007-01-30

申请人： Detlev Richter ,  Mirko Reissmann ,  Volker Zipprich-Rasch ,  Gert Köbernik ,  Uwe Augustin ,  Konrad Seidel ,  Andreas Kux ,  Hans Heitzer ,  Daniel-André Löhr ,  Sören Irmer

发明人： Detlev Richter ,  Mirko Reissmann ,  Volker Zipprich-Rasch ,  Gert Köbernik ,  Uwe Augustin ,  Konrad Seidel ,  Andreas Kux ,  Hans Heitzer ,  Daniel-André Löhr ,  Sören Irmer

IPC分类号： G11C7/00

CPC分类号： G11C16/10 ,  G11C16/26

摘要： A memory device is provided including memory cells that are capable of switching between at least two states, where the threshold of a sense signal for detecting the current state depends on a data content of the memory cell. Parallel to a user data block, a primary control word including a predetermined number of bits of a first state is stored in a check section of the cell array. The check section is read by applying sense signals of different amplitudes, where in each case a secondary control word is obtained. By checking in each secondary control word the number of bits of the first state, the margins of the current sense signal amplitude towards the sense window limits may be checked and the sense signal amplitude may be adapted permanently to a sense window drift, so as to enhance the reliability of the memory device.

摘要翻译： 提供了一种存储器件，其包括能够在至少两个状态之间切换的存储器单元，其中用于检测当前状态的检测信号的阈值取决于存储器单元的数据内容。 平行于用户数据块，包括第一状态的预定位数的主控制字被存储在单元阵列的检查部分中。 通过应用不同幅度的感测信号来读取检查部分，其中在每种情况下获得辅助控制字。 通过检查每个辅助控制字中的第一状态的位数，可以检查当前感测信号向感应窗口极限的幅度的边缘，并且感测信号幅度可以永久地适应于感测窗漂移，从而 增强存储设备的可靠性。

公开(公告)号：US20080181012A1

公开(公告)日：2008-07-31

申请号：US11668753

申请日：2007-01-30

申请人： Detlev Richter ,  Mirko Reissmann ,  Volker Zipprich-Rasch ,  Gert Kobernik ,  Uwe Augustin ,  Konrad Seidel ,  Andreas Kux ,  Hans Heitzer ,  Daniel-Andre Lohr ,  Soren Irmer

发明人： Detlev Richter ,  Mirko Reissmann ,  Volker Zipprich-Rasch ,  Gert Kobernik ,  Uwe Augustin ,  Konrad Seidel ,  Andreas Kux ,  Hans Heitzer ,  Daniel-Andre Lohr ,  Soren Irmer

IPC分类号： G11C16/26

CPC分类号： G11C16/10 ,  G11C16/26

摘要： A memory device is provided including memory cells that are capable of switching between at least two states, where the threshold of a sense signal for detecting the current state depends on a data content of the memory cell. Parallel to a user data block, a primary control word including a predetermined number of bits of a first state is stored in a check section of the cell array. The check section is read by applying sense signals of different amplitudes, where in each case a secondary control word is obtained. By checking in each secondary control word the number of bits of the first state, the margins of the current sense signal amplitude towards the sense window limits may be checked and the sense signal amplitude may be adapted permanently to a sense window drift, so as to enhance the reliability of the memory device.

摘要翻译： 提供了一种存储器件，其包括能够在至少两个状态之间切换的存储器单元，其中用于检测当前状态的检测信号的阈值取决于存储器单元的数据内容。 平行于用户数据块，包括第一状态的预定位数的主控制字被存储在单元阵列的检查部分中。 通过应用不同幅度的感测信号来读取检查部分，其中在每种情况下获得辅助控制字。 通过检查每个辅助控制字中的第一状态的位数，可以检查当前感测信号向感应窗口极限的幅度的边缘，并且感测信号幅度可以永久地适应于感测窗漂移，从而 增强存储设备的可靠性。

公开(公告)号：US20080049512A1

公开(公告)日：2008-02-28

申请号：US11508336

申请日：2006-08-23

申请人： Konrad Seidel ,  Uwe Augustin ,  Gert Koebernick ,  Soren Irmer ,  Daniel-Andre Loehr ,  Volker Zipprich-Rasch ,  Mirko Reissmann

发明人： Konrad Seidel ,  Uwe Augustin ,  Gert Koebernick ,  Soren Irmer ,  Daniel-Andre Loehr ,  Volker Zipprich-Rasch ,  Mirko Reissmann

IPC分类号： G11C11/34 ,  G11C16/06 ,  G11C16/04

CPC分类号： G11C16/10 ,  G11C16/349

摘要： A method for conducting programming and erasure of charge-trapped memory devices includes: conducting at least one program/erase cycle of a charge-trapped memory device on the basis of a given threshold voltage of the charge-trapped memory device as a reference point; determining a wear-level of the erasing procedure; shifting the reference point according to a result of the determination of the wear-level; conducting one or more program/erase cycle on the basis of the shifted threshold; and conducting read and verify operations on the basis of the shifted threshold.

摘要翻译： 用于执行电荷捕获存储器件的编程和擦除的方法包括：基于电荷捕获的存储器件的给定阈值电压作为参考点进行电荷俘获存储器件的至少一个编程/擦除周期; 确定擦除程序的磨损水平; 根据磨损水平的确定结果移动参考点; 基于偏移的阈值进行一个或多个编程/擦除周期; 并基于偏移的阈值进行读取和验证操作。

公开(公告)号：US20070076462A1

公开(公告)日：2007-04-05

申请号：US11240659

申请日：2005-09-30

申请人： Detlev Richter ,  Konrad Seidel

发明人： Detlev Richter ,  Konrad Seidel

IPC分类号： G11C17/00

CPC分类号： G11C16/3418

摘要： A method for operating a semiconductor memory (M) comprising a plurality of memory cells (MC), wherein the memory cells (MC) are arranged adjacent to one another, the arrangement starts with a first memory cell (MF) and ends with a last memory cell (ML), each memory cell (MC) has a first side (S) and a second side (D), the memory cells (MC) are connected by a bitline (BL) on the first side (S) of the memory cell and connected by another bitline (BL) on the second side (D) of the memory cell, the first side (S) of a memory cell is connected to a same bitline (BL) as the second side (D) of an adjacent memory cell, each of the memory cells (MC) is connected by a same wordline (WL), comprising the steps of: selecting a memory cell (MC) for operation, applying a first potential (VS) to all the bitlines (BL) connected to memory cells (MC) arranged to the first side (S) of the memory cell, applying a second potential (VD) to all the bitlines (BL) connected to memory cells (MC) arranged to the second side (D) of the memory cell, and performing the desired operation on the memory cell (MC).

摘要翻译： 一种用于操作包括多个存储单元（MC）的半导体存储器（M）的方法，其中所述存储单元（MC）彼此相邻布置，所述布置从第一存储单元（MF）开始并以最后一个结束 存储单元（ML），每个存储单元（MC）具有第一侧（S）和第二侧（D），存储单元（MC）通过位线（S）的第一侧（S）上的位线 存储单元并且通过存储单元的第二侧（D）上的另一位线（BL）连接，存储单元的第一侧（S）连接到与第一侧（D）相同的位线（BL） 每个存储单元（MC）通过相同的字线（WL）连接，包括以下步骤：选择用于操作的存储单元（MC），将第一电位（VS）应用于所有位线（BL ）连接到被布置到存储器单元的第一侧（S）的存储器单元（MC），向连接到布置到存储器单元（MC）的存储器单元（MC）的所有位线施加第二电位（VD） 存储单元的第二侧（D），并对存储单元（MC）执行所需的操作。

公开(公告)号：US07190605B1

公开(公告)日：2007-03-13

申请号：US11240659

申请日：2005-09-30

申请人： Detlev Richter ,  Konrad Seidel

发明人： Detlev Richter ,  Konrad Seidel

IPC分类号： G11C17/00

CPC分类号： G11C16/3418

摘要： A method for operating a semiconductor memory (M) including a plurality of memory cells (MC), wherein the memory cells (MC) are arranged adjacent to one another, the arrangement starts with a first memory cell (MF) and ends with a last memory cell (ML), each memory cell (MC) has a first side (S) and a second side (D), the memory cells (MC) are connected by a bitline (BL) on the first side (S) of the memory cell and connected by another bitline (BL) on the second side (D) of the memory cell, the first side (S) of a memory cell is connected to a same bitline (BL) as the second side (D) of an adjacent memory cell, each of the memory cells (MC) is connected by a same wordline (WL), including the steps of: selecting a memory cell (MC) for operation, applying a first potential (VS) to all the bitlines (BL) connected to memory cells (MC) arranged to the first side (S) of the memory cell, applying a second potential (VD) to all the bitlines (BL) connected to memory cells (MC) arranged to the second side (D) of the memory cell, and performing the desired operation on the memory cell (MC).

摘要翻译： 一种用于操作包括多个存储单元（MC）的半导体存储器（M）的方法，其中所述存储单元（MC）彼此相邻布置，所述布置从第一存储单元（MF）开始并以最后一个结束 存储单元（ML），每个存储单元（MC）具有第一侧（S）和第二侧（D），存储单元（MC）通过位线（S）的第一侧（S）上的位线 存储单元并且通过存储单元的第二侧（D）上的另一位线（BL）连接，存储单元的第一侧（S）连接到与第一侧（D）相同的位线（BL） 每个存储器单元（MC）由相同的字线（WL）连接，包括以下步骤：选择用于操作的存储单元（MC），向所有位线（BL）施加第一电位（VS） ）连接到被布置到存储器单元的第一侧（S）的存储器单元（MC），对连接到布置在存储单元（MC）的存储单元（MC）的所有位线施加第二电位（VD） （D），并且对存储单元（MC）执行所需的操作。

公开(公告)号：US07864593B2

公开(公告)日：2011-01-04

申请号：US11786765

申请日：2007-04-12

申请人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

发明人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

IPC分类号： G11C16/04

CPC分类号： G11C16/08 ,  G11C11/5614 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/0023 ,  G11C13/0028 ,  G11C2213/71

摘要： A method for classifying memory cells in an integrated circuit is provided, wherein the integrated circuit has a memory cell field including a plurality of memory cells. The method includes determining, for each subset of the memory cells of a plurality of subsets of the memory cells, a threshold voltage distribution; determining whether the determined threshold voltage distributions fulfill a threshold voltage criterion; and depending on whether the determined threshold voltage distributions fulfill the threshold voltage criterion, classifying at least some of the non-selected memory cells.

摘要翻译： 提供了一种用于对集成电路中的存储单元进行分类的方法，其中集成电路具有包括多个存储单元的存储单元场。 该方法包括为存储器单元的多个子集的存储单元的每个子集确定阈值电压分布; 确定所确定的阈值电压分布是否满足阈值电压准则; 并且取决于确定的阈值电压分布是否满足阈值电压准则，对至少一些未选择的存储器单元进行分类。

公开(公告)号：US20080253217A1

公开(公告)日：2008-10-16

申请号：US11786765

申请日：2007-04-12

申请人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

发明人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

IPC分类号： G11C8/08 ,  G11C8/00

CPC分类号： G11C16/08 ,  G11C11/5614 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/0023 ,  G11C13/0028 ,  G11C2213/71

摘要： Embodiments of the invention relate to a method for accessing a memory cell in an integrated circuit, a method of determining a set of word line voltage identifiers in an integrated circuit, a method for classifying memory cells in an integrated circuit, a method for determining a word line voltage for accessing a memory cell in an integrated circuit and integrated circuits. In an embodiment, a method of accessing a memory cell in an integrated circuit, wherein the integrated circuit has a memory cell field including a plurality of memory cells. The method includes selecting a word line voltage identifier from a pre-stored set of word line voltage identifiers, each one of the pre-stored set of word line voltage identifiers being assigned to at least one of the memory cells in the memory cell field and accessing the memory cell using a word line voltage being dependent on the selected word line voltage identifier.

摘要翻译： 本发明的实施例涉及一种用于访问集成电路中的存储单元的方法，确定集成电路中的一组字线电压标识符的方法，用于对集成电路中的存储单元进行分类的方法， 用于访问集成电路中的存储单元的字线电压和集成电路。 在一个实施例中，一种访问集成电路中的存储单元的方法，其中集成电路具有包括多个存储单元的存储单元区域。 该方法包括从预先存储的字线电压标识符组中选择一个字线电压标识符，每一个预先存储的一组字线电压标识符被分配给该存储器单元字段中的至少一个存储单元， 使用取决于所选字线电压标识符的字线电压来访问存储器单元。

公开(公告)号：US07564718B2

公开(公告)日：2009-07-21

申请号：US11402649

申请日：2006-04-12

申请人： Konrad Seidel ,  Uwe Augustin

发明人： Konrad Seidel ,  Uwe Augustin

IPC分类号： G11C16/04 ,  G11C16/06

CPC分类号： G11C16/3459 ,  G11C16/3454

摘要： A method is provided for programming a block of memory cells of a non-volatile memory device. A first group of memory cells of the block of memory cells is selected. At least one programming pulse is programmed into all memory cells of the first group. A threshold level is detected for each one of the memory cells of the first group only. The first group of memory cells is verified by comparing each one of the detected threshold levels with predefined target levels provided for each one of the first group of memory cells.

摘要翻译： 提供了一种用于对非易失性存储器件的存储器单元的块进行编程的方法。 选择存储器单元块的第一组存储单元。 至少一个编程脉冲被编程到第一组的所有存储单元中。 仅针对第一组的每个存储器单元检测阈值电平。 通过将检测到的阈值水平中的每一个与为第一组存储器单元中的每一个提供的预定义的目标水平进行比较来验证第一组存储器单元。

公开(公告)号：US07342829B2

公开(公告)日：2008-03-11

申请号：US11241817

申请日：2005-09-30

申请人： Gert Koebernick ,  Konrad Seidel ,  Uwe Augustin

发明人： Gert Koebernick ,  Konrad Seidel ,  Uwe Augustin

IPC分类号： G11C11/34

CPC分类号： G11C16/0475 ,  G11C16/04 ,  G11C16/0491 ,  G11C16/10 ,  G11C29/02 ,  G11C29/021 ,  G11C29/028

摘要： A memory device (1) includes a memory array (2). The memory array (2) has at least one memory area (5) that includes a plurality of conductive lines (3) and a plurality of memory cells (4) connected to the conductive lines (3). The conductive lines (3) are arranged at positions (n) within the memory area (5). The memory cells (4) are erasable and are programmable by application of an electrical programming pulse (P) supplied via a respective conductive line (3). The memory device (1) is constructed such that for programming of a memory cell (4) an electrical programming pulse (P) is applied which has a programming pulse profile (PP) depending on the position (n) of a respective conductive line (3) to which the memory cell (4) is connected.

摘要翻译： 存储器件（1）包括存储器阵列（2）。 存储器阵列（2）具有包括连接到导线（3）的多个导线（3）和多个存储单元（4）的至少一个存储区域（5）。 导线（3）布置在存储区域（5）内的位置（n）处。 存储单元（4）是可擦除的并且可通过施加经由相应的导线（3）提供的电编​​程脉冲（P）来编程。 存储器件（1）被构造成使得对于存储器单元（4）的编程，施加电编程脉冲（P），该编程脉冲（P）根据相应导线的位置（n）具有编程脉冲轮廓（PP） 3）连接存储单元（4）。

公开(公告)号：US20070076464A1

公开(公告)日：2007-04-05

申请号：US11241817

申请日：2005-09-30

申请人： Gert Koebernick ,  Konrad Seidel ,  Uwe Augustin

发明人： Gert Koebernick ,  Konrad Seidel ,  Uwe Augustin

IPC分类号： G11C17/00

CPC分类号： G11C16/0475 ,  G11C16/04 ,  G11C16/0491 ,  G11C16/10 ,  G11C29/02 ,  G11C29/021 ,  G11C29/028

摘要： A memory device (1) includes a memory array (2). The memory array (2) has at least one memory area (5) that includes a plurality of conductive lines (3) and a plurality of memory cells (4) connected to the conductive lines (3). The conductive lines (3) are arranged at positions (n) within the memory area (5). The memory cells (4) are erasable and are programmable by application of an electrical programming pulse (P) supplied via a respective conductive line (3). The memory device (1) is constructed such that for programming of a memory cell (4) an electrical programming pulse (P) is applied which has a programming pulse profile (PP) depending on the position (n) of a respective conductive line (3) to which the memory cell (4) is connected.

摘要翻译： 存储器件（1）包括存储器阵列（2）。 存储器阵列（2）具有包括连接到导线（3）的多个导线（3）和多个存储单元（4）的至少一个存储区域（5）。 导线（3）布置在存储区域（5）内的位置（n）处。 存储单元（4）是可擦除的并且可通过施加经由相应的导线（3）提供的电编​​程脉冲（P）来编程。 存储器件（1）被构造成使得对于存储器单元（4）的编程，施加电编程脉冲（P），该编程脉冲（P）根据相应导线的位置（n）具有编程脉冲轮廓（PP） 3）连接存储单元（4）。