利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.024 秒)

    Control of dopant diffusion from buried layers in bipolar integrated circuits
    4.
    发明申请
    Control of dopant diffusion from buried layers in bipolar integrated circuits 审中-公开
    控制双极集成电路中埋层的掺杂剂扩散

    公开(公告)号：US20050250289A1

    公开(公告)日：2005-11-10

    申请号：US11180457

    申请日：2005-07-13

    申请人： Jeffrey Babcock ,  Angelo Pinto ,  Manfred Schiekofer ,  Scott Balster ,  Gregory Howard ,  Alfred Hausler

    发明人： Jeffrey Babcock ,  Angelo Pinto ,  Manfred Schiekofer ,  Scott Balster ,  Gregory Howard ,  Alfred Hausler

    IPC分类号： H01L21/331 ,  H01L21/8222 ,  H01L21/8228 ,  H01L29/73 ,  H01L29/737

    CPC分类号： H01L29/66265 ,  H01L21/82285 ,  H01L29/66242 ,  H01L29/7317 ,  H01L29/7378

    摘要： An integrated circuit and method of fabricating the integrated circuit is disclosed. The integrated circuit includes vertical bipolar transistors (30, 50, 60), each having a buried collector region (26′). A carbon-bearing diffusion barrier (28c) is disposed over the buried collector region (26′), to inhibit the diffusion of dopant from the buried collector region (26′) into the overlying epitaxial layer (28). The diffusion barrier (28c) may be formed by incorporating a carbon source into the epitaxial formation of the overlying layer (28), or by ion implantation. In the case of ion implantation of carbon or SiGeC, masks (52, 62) may be used to define the locations of the buried collector regions (26′) that are to receive the carbon; for example, portions underlying eventual collector contacts (33, 44c) may be masked from the carbon implant so that dopant from the buried collector region (26′) can diffuse upward to meet the contact (33). MOS transistors (70, 80) including the diffusion barrier (28) are also disclosed.

    摘要翻译： 公开了一种集成电路及其制造方法。 集成电路包括垂直双极晶体管（30,50,60），每个具有一个埋设集电极区域（26'）。 含碳扩散阻挡层（28c）设置在掩埋集电极区域（26'）之上，以阻止掺杂剂从掩埋的集电极区域（26'）扩散到上覆的外延层（28）中。 扩散阻挡层（28c）可以通过将碳源引入上覆层（28）的外延形成中，或通过离子注入来形成。 在碳或SiGeC的离子注入的情况下，可以使用掩模（52,62）来限定待接收碳的掩埋收集器区域（26'）的位置; 例如，最终的集电极触点（33,44c）下面的部分可以从碳注入掩模，使得来自掩埋的集电极区域（26'）的掺杂剂可向上扩散以满足触点（33）。 还公开了包括扩散阻挡层（28）的MOS晶体管（70,80）。

    Method for manufacturing and structure of semiconductor device with sinker contact region
    7.
    发明申请
    Method for manufacturing and structure of semiconductor device with sinker contact region 有权
    具有沉降片接触区域的半导体器件的制造和结构的方法

    公开(公告)号：US20050037588A1

    公开(公告)日：2005-02-17

    申请号：US10939221

    申请日：2004-09-10

    申请人： Angelo Pinto ,  Jeffrey Babcock ,  Michael Schober ,  Scott Balster ,  Christoph Dirnecker

    发明人： Angelo Pinto ,  Jeffrey Babcock ,  Michael Schober ,  Scott Balster ,  Christoph Dirnecker

    IPC分类号： H01L21/331 ,  H01L29/417 ,  H01L27/082 ,  H01L21/8222

    CPC分类号： H01L29/66272 ,  H01L29/41708

    摘要： A method for manufacturing a semiconductor device includes forming a buried layer of a semiconductor substrate. An active region is formed adjacent at least a portion of the buried layer. A first isolation structure is formed adjacent at least a portion of the buried layer. A second isolation structure is formed adjacent at least a portion of the active region. A base layer is formed adjacent at least a portion of the active region. A dielectric layer is formed adjacent at least a portion of the base layer, and then at least part of the dielectric layer is removed at an emitter contact location and at a sinker contact location. An emitter structure is formed at the emitter contact location. Forming the emitter structure includes etching the semiconductor device at the sinker contact location to form a sinker contact region. The sinker contact region has a first depth. The method may also include forming a gate structure. Forming the gate structure includes etching the sinker contact region thereby increasing the first depth of the sinker contact region to a second depth.

    摘要翻译： 半导体器件的制造方法包括形成半导体衬底的掩埋层。 在掩埋层的至少一部分附近形成有源区。 在掩埋层的至少一部分附近形成第一隔离结构。 在活性区域的至少一部分附近形成第二隔离结构。 在活性区域的至少一部分附近形成基底层。 在基底层的至少一部分附近形成电介质层，然后在发射极接触位置和沉降片接触位置移除介电层的至少一部分。 发射极结构形成在发射极接触位置。 形成发射极结构包括在沉降片接触位置蚀刻半导体器件以形成沉降片接触区域。 沉降片接触区域具有第一深度。 该方法还可以包括形成栅极结构。 形成栅极结构包括蚀刻沉降片接触区域，从而将沉降片接触区域的第一深度增加到第二深度。

    Method for constructing a metal oxide semiconductor field effect transistor
    8.
    发明授权
    Method for constructing a metal oxide semiconductor field effect transistor 有权
    金属氧化物半导体场效应晶体管的构成方法

    公开(公告)号：US06905932B2

    公开(公告)日：2005-06-14

    申请号：US10719198

    申请日：2003-11-21

    申请人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    发明人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    IPC分类号： H01L21/336 ,  H01L29/161 ,  H01L21/331 ,  H01L21/44 ,  H01L21/4763

    CPC分类号： H01L29/66583 ,  H01L29/161 ,  H01L29/66651

    摘要： A semiconductor device (100) and a method for constructing a semiconductor device (100) are disclosed. A trench isolation structure (112) and an active region (110) are formed proximate an outer surface of a semiconductor layer (108). An epitaxial layer (111) is deposited outwardly from the trench isolation structure (112). A first insulator layer (116) and a second insulator layer (118) are grown proximate to the epitaxial layer (111). A gate stack (123) that includes portions of the first insulator layer (116 and the second insulator layer (118) is formed outwardly from the epitaxial layer (111). The gate stack (123) also includes a gate (122) with a narrow region (130) and a wide region (132) formed proximate the second insulator layer (118. The epitaxial layer (111) is heated to a temperature sufficient to allow for the epitaxial layer (111) to form a source/drain implant region (126) in the active region (110).

    摘要翻译： 公开了半导体器件（100）和构造半导体器件（100）的方法。 在半导体层（108）的外表面附近形成沟槽隔离结构（112）和有源区（110）。 外延层（111）从沟槽隔离结构（112）向外沉积。 在外延层（111）附近生长第一绝缘体层（116）和第二绝缘体层（118）。 包括第一绝缘体层（116和第二绝缘体层118的部分）的栅极叠层（123）从外延层（111）向外形成，栅极叠层（123）还包括具有栅极 窄区域（130）和形成在第二绝缘体层（118）附近的宽区域（132）。外延层（111）被加热到足以允许外延层（111）形成源极/漏极注入区域 （126）在有源区（110）中。

    Method for constructing a metal oxide semiconductor field effect transistor
    9.
    发明授权
    Method for constructing a metal oxide semiconductor field effect transistor 有权
    金属氧化物半导体场效应晶体管的构成方法

    公开(公告)号：US06680504B2

    公开(公告)日：2004-01-20

    申请号：US10020604

    申请日：2001-12-14

    申请人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    发明人： Gregory E. Howard ,  Jeffrey Babcock ,  Angelo Pinto

    IPC分类号： H01L27108

    CPC分类号： H01L29/66583 ,  H01L29/161 ,  H01L29/66651

    摘要： A semiconductor device (100) and a method for constructing a semiconductor device (100) are disclosed. A trench isolation structure (112) and an active region (110) are formed proximate an outer surface of a semiconductor layer (108). An epitaxial layer (111) is deposited outwardly from the trench isolation structure (112). A first insulator layer (116) and a second insulator layer (118) are grown proximate to the epitaxial layer (111). A gate stack (123) that includes portions of the first insulator layer (116 and the second insulator layer (118) is formed outwardly from the epitaxial layer (111). The gate stack (123) also includes a gate (122) with a narrow region (130) and a wide region (132) formed proximate the second insulator layer (118. The epitaxial layer (111) is heated to a temperature sufficient to allow for the epitaxial layer (111) to form a source/drain implant region (126) in the active region (110).

    摘要翻译： 公开了半导体器件（100）和构造半导体器件（100）的方法。 在半导体层（108）的外表面附近形成沟槽隔离结构（112）和有源区（110）。 外延层（111）从沟槽隔离结构（112）向外沉积。 在外延层（111）附近生长第一绝缘体层（116）和第二绝缘体层（118）。 包括第一绝缘体层（116和第二绝缘体层118的部分）的栅极叠层（123）从外延层（111）向外形成，栅极叠层（123）还包括具有栅极 窄区域（130）和形成在第二绝缘体层（118）附近的宽区域（132）。外延层（111）被加热到足以允许外延层（111）形成源极/漏极注入区域 （126）在有源区（110）中。

    Integrated Stacked Capacitor and Method of Fabricating Same
    10.
    发明申请
    Integrated Stacked Capacitor and Method of Fabricating Same 审中-公开
    集成堆叠电容器及其制造方法

    公开(公告)号：US20070018225A1

    公开(公告)日：2007-01-25

    申请号：US11531840

    申请日：2006-09-14

    申请人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

    发明人： Christoph Dirnecker ,  Jeffrey Babcock ,  Scott Balster

    IPC分类号： H01L29/94

    CPC分类号： H01L28/40 ,  H01L27/0805

    摘要： An integrated stacked capacitor comprises a first capacitor film (46) of polycrystalline silicide (poly), a second capacitor film (48) and a first dielectric (26) sandwiched between the first capacitor film (46) and second capacitor film (48). A second dielectric (34) and a third capacitor film (50) are provided. The second dielectric (34) is sandwiched between the second capacitor film (48) and third capacitor film (50). A method for fabrication of an integrated stacked capacitor comprises the following sequence of steps: applying a polysilicide layer (20) to form the first capacitor film (46); applying a first dielectric (26); applying a first metallization layer (28) to form the second capacitor film (48); applying a second dielectric (34); and applying a second metallization layer (34) to form the third capacitor film (50).

    摘要翻译： 集成堆叠电容器包括多晶硅化物（poly）的第一电容器膜（46），夹在第一电容器膜（46）和第二电容器膜（48）之间的第二电容器膜（48）和第一电介质（26）。 提供第二电介质（34）和第三电容膜（50）。 第二电介质（34）夹在第二电容器膜（48）和第三电容器膜（50）之间。 一种用于制造集成叠层电容器的方法包括以下步骤：施加多晶硅层（20）以形成第一电容器膜（46）; 施加第一电介质（26）; 施加第一金属化层（28）以形成第二电容器膜（48）; 施加第二电介质（34）; 以及施加第二金属化层（34）以形成所述第三电容器膜（50）。