公开(公告)号：US20050098093A1

公开(公告)日：2005-05-12

申请号：US10934188

申请日：2004-09-02

申请人： Jeffrey Babcock ,  Scott Balster ,  Alfred Haeusler ,  Angelo Pinto ,  Manfred Schiekofer ,  Philipp Steinmann ,  Badih El-Kareh

发明人： Jeffrey Babcock ,  Scott Balster ,  Alfred Haeusler ,  Angelo Pinto ,  Manfred Schiekofer ,  Philipp Steinmann ,  Badih El-Kareh

IPC分类号： C23C16/42 ,  C23C16/56 ,  C30B23/00 ,  C30B25/00 ,  C30B28/12 ,  C30B28/14 ,  H01L21/205 ,  H01L21/331 ,  H01L21/8222 ,  H01L29/737

CPC分类号： C23C16/42 ,  C23C16/56 ,  H01L21/02532 ,  H01L21/02576

摘要： A method of fabricating an epitaxial silicon-germanium layer for an integrated semiconductor device comprises the step of depositing an arsenic in-situ doped silicon-germanium layer, wherein arsenic and germanium are introduced subsequently into different regions of said silicon-germanium layer during deposition of said silicon-germanium layer. By separating arsenic from germanium any interaction between arsenic and germanium is avoided during deposition thereby allowing fabricating silicon-germanium layers with reproducible doping profiles.

摘要翻译： 制造用于集成半导体器件的外延硅 - 锗层的方法包括沉积砷原位掺杂硅 - 锗层的步骤，其中砷和锗随后在沉积期间被引入所述硅 - 锗层的不同区域 所述硅 - 锗层。 通过从锗中分离砷，可避免在沉积过程中砷和锗之间的相互作用，从而允许制造具有可重复掺杂分布的硅 - 锗层。

公开(公告)号：US07217322B2

公开(公告)日：2007-05-15

申请号：US10934188

申请日：2004-09-02

申请人： Jeffrey A. Babcock ,  Scott Balster ,  Alfred Haeusler ,  Angelo Pinto ,  Manfred Schiekofer ,  Philipp Steinmann ,  Badih El-Kareh

发明人： Jeffrey A. Babcock ,  Scott Balster ,  Alfred Haeusler ,  Angelo Pinto ,  Manfred Schiekofer ,  Philipp Steinmann ,  Badih El-Kareh

IPC分类号： C30B25/04

CPC分类号： C23C16/42 ,  C23C16/56 ,  H01L21/02532 ,  H01L21/02576

摘要： A method of fabricating an epitaxial silicon-germanium layer for an integrated semiconductor device comprises the step of depositing an arsenic in-situ doped silicon-germanium layer, wherein arsenic and germanium are introduced subsequently into different regions of said silicon-germanium layer during deposition of said silicon-germanium layer. By separating arsenic from germanium any interaction between arsenic and germanium is avoided during deposition thereby allowing fabricating silicon-germanium layers with reproducible doping profiles.

摘要翻译： 制造用于集成半导体器件的外延硅 - 锗层的方法包括沉积砷原位掺杂硅 - 锗层的步骤，其中砷和锗随后在沉积期间被引入所述硅 - 锗层的不同区域 所述硅 - 锗层。 通过从锗中分离砷，可避免在沉积过程中砷和锗之间的相互作用，从而允许制造具有可重复掺杂分布的硅 - 锗层。

公开(公告)号：US20050250289A1

公开(公告)日：2005-11-10

申请号：US11180457

申请日：2005-07-13

申请人： Jeffrey Babcock ,  Angelo Pinto ,  Manfred Schiekofer ,  Scott Balster ,  Gregory Howard ,  Alfred Hausler

发明人： Jeffrey Babcock ,  Angelo Pinto ,  Manfred Schiekofer ,  Scott Balster ,  Gregory Howard ,  Alfred Hausler

IPC分类号： H01L21/331 ,  H01L21/8222 ,  H01L21/8228 ,  H01L29/73 ,  H01L29/737

CPC分类号： H01L29/66265 ,  H01L21/82285 ,  H01L29/66242 ,  H01L29/7317 ,  H01L29/7378

摘要： An integrated circuit and method of fabricating the integrated circuit is disclosed. The integrated circuit includes vertical bipolar transistors (30, 50, 60), each having a buried collector region (26′). A carbon-bearing diffusion barrier (28c) is disposed over the buried collector region (26′), to inhibit the diffusion of dopant from the buried collector region (26′) into the overlying epitaxial layer (28). The diffusion barrier (28c) may be formed by incorporating a carbon source into the epitaxial formation of the overlying layer (28), or by ion implantation. In the case of ion implantation of carbon or SiGeC, masks (52, 62) may be used to define the locations of the buried collector regions (26′) that are to receive the carbon; for example, portions underlying eventual collector contacts (33, 44c) may be masked from the carbon implant so that dopant from the buried collector region (26′) can diffuse upward to meet the contact (33). MOS transistors (70, 80) including the diffusion barrier (28) are also disclosed.

摘要翻译： 公开了一种集成电路及其制造方法。 集成电路包括垂直双极晶体管（30,50,60），每个具有一个埋设集电极区域（26'）。 含碳扩散阻挡层（28c）设置在掩埋集电极区域（26'）之上，以阻止掺杂剂从掩埋的集电极区域（26'）扩散到上覆的外延层（28）中。 扩散阻挡层（28c）可以通过将碳源引入上覆层（28）的外延形成中，或通过离子注入来形成。 在碳或SiGeC的离子注入的情况下，可以使用掩模（52,62）来限定待接收碳的掩埋收集器区域（26'）的位置; 例如，最终的集电极触点（33,44c）下面的部分可以从碳注入掩模，使得来自掩埋的集电极区域（26'）的掺杂剂可向上扩散以满足触点（33）。 还公开了包括扩散阻挡层（28）的MOS晶体管（70,80）。

公开(公告)号：US20050258990A1

公开(公告)日：2005-11-24

申请号：US11182981

申请日：2005-07-15

申请人： Jeffrey Babcock ,  Angelo Pinto ,  Gregory Howard ,  Philipp Steinmann ,  Scott Balster

发明人： Jeffrey Babcock ,  Angelo Pinto ,  Gregory Howard ,  Philipp Steinmann ,  Scott Balster

IPC分类号： H01L21/02 ,  H01L21/768 ,  H01L23/34 ,  H01L23/525 ,  H03M1/10

CPC分类号： H01L21/76886 ,  H01L21/76888 ,  H01L23/345 ,  H01L23/5256 ,  H01L28/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit programmable structure (60) is formed for use a trim resistor and/or a programmable fuse. The programmable structure comprises placing heating elements (70) in close proximity to the programmable structure (60) to heat the programmable structure (60) during programming.

公开(公告)号：US20060197158A1

公开(公告)日：2006-09-07

申请号：US11380602

申请日：2006-04-27

申请人： Jeffrey Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory Howard

发明人： Jeffrey Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory Howard

IPC分类号： H01L27/12

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US20060175657A1

公开(公告)日：2006-08-10

申请号：US11362908

申请日：2006-02-28

申请人： Jeffrey Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory Howard

发明人： Jeffrey Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory Howard

IPC分类号： H01L29/76

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US07422972B2

公开(公告)日：2008-09-09

申请号：US11182981

申请日：2005-07-15

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard ,  Philipp Steinmann ,  Scott Balster

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard ,  Philipp Steinmann ,  Scott Balster

IPC分类号： H01L21/44

CPC分类号： H01L21/76886 ,  H01L21/76888 ,  H01L23/345 ,  H01L23/5256 ,  H01L28/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit programmable structure (60) is formed for use a trim resistor and/or a programmable fuse. The programmable structure comprises placing heating elements (70) in close proximity to the programmable structure (60) to heat the programmable structure (60) during programming.

摘要翻译： 形成用于使用微调电阻器和/或可编程保险丝的集成电路可编程结构（60）。 可编程结构包括将加热元件（70）放置在可编程结构（60）附近以在编程期间加热可编程结构（60）。

公开(公告)号：US06958523B2

公开(公告)日：2005-10-25

申请号：US09949541

申请日：2001-09-07

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard ,  Philipp Steinmann ,  Scott Balster

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Gregory E. Howard ,  Philipp Steinmann ,  Scott Balster

IPC分类号： H01C7/13 ,  H01C17/26 ,  H01L23/34 ,  H01L27/08 ,  H01L29/00

CPC分类号： H01L27/0802 ,  H01C7/13 ,  H01C17/267 ,  H01L23/345 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit programmable structure (60) is formed for use a trim resistor and/or a programmable fuse. The programmable structure comprises placing heating elements (70) in close proximity to the programmable structure (60) to heat the programmable structure (60) during programming.

摘要翻译： 形成用于使用微调电阻器和/或可编程保险丝的集成电路可编程结构（60）。 可编程结构包括将加热元件（70）放置在可编程结构（60）附近以在编程期间加热可编程结构（60）。

公开(公告)号：US08703568B2

公开(公告)日：2014-04-22

申请号：US13359125

申请日：2012-01-26

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L21/336

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).

摘要翻译： 本发明是一种用于在MOS晶体管结构中形成超陡掺杂分布的方法。 该方法包括在栅极电介质（50）下面形成含碳层（110），并在MOS晶体管的源极和漏极区域（80）形成。 含碳层（110）将防止掺杂剂扩散到栅极电介质层（50）正下方的区域（40）中。

公开(公告)号：US07064399B2

公开(公告)日：2006-06-20

申请号：US09948856

申请日：2001-09-07

申请人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

发明人： Jeffrey A. Babcock ,  Angelo Pinto ,  Scott Balster ,  Alfred Haeusler ,  Gregory E. Howard

IPC分类号： H01L31/119

CPC分类号： H01L29/66659 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/78612 ,  H01L29/78654

摘要： The present invention is a method for forming super steep doping profiles in MOS transistor structures. The method comprises forming a carbon containing layer (110) beneath the gate dielectric (50) and source and drain regions (80) of a MOS transistor. The carbon containing layer (110) will prevent the diffusion of dopants into the region (40) directly beneath the gate dielectric layer (50).