公开(公告)号：US20090194805A1

公开(公告)日：2009-08-06

申请号：US12362930

申请日：2009-01-30

申请人： Hee-Soo Kang ,  Choong-Ho Lee ,  Jong-Ho Lim

发明人： Hee-Soo Kang ,  Choong-Ho Lee ,  Jong-Ho Lim

IPC分类号： H01L29/788

CPC分类号： H01L27/11524 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/40114 ,  H01L29/42336 ,  H01L29/7881

摘要： A non-volatile memory device includes a substrate, an active region, an isolation layer, a tunnel insulation layer, a floating gate, a dielectric layer and a control gate. The active region includes an upper active region having a first width, and a lower active region beneath the upper active region and having a second width substantially larger than the first width. The isolation layer is adjacent to the active region. The tunnel insulation layer is on the upper active region. The floating gate is on the tunnel insulation layer and has a third width substantially larger than the first width. The dielectric layer is on the floating layer. The control gate is on the dielectric layer.

摘要翻译： 非易失性存储器件包括衬底，有源区，隔离层，隧道绝缘层，浮栅，电介质层和控制栅。 有源区域包括具有第一宽度的上有源区和在上有源区下面的下有源区，并且具有基本上大于第一宽度的第二宽度。 隔离层与有源区相邻。 隧道绝缘层位于上活性区上。 浮动栅极在隧道绝缘层上，并且具有基本上大于第一宽度的第三宽度。 介电层位于浮动层上。 控制栅极位于电介质层上。

公开(公告)号：US20120015512A1

公开(公告)日：2012-01-19

申请号：US13238084

申请日：2011-09-21

申请人： Suk-Kang SUNG ,  Choong-Ho Lee ,  Dong-Uk Choi ,  Hee-Soo Kang

发明人： Suk-Kang SUNG ,  Choong-Ho Lee ,  Dong-Uk Choi ,  Hee-Soo Kang

IPC分类号： H01L21/28

CPC分类号： H01L27/11568

摘要： A non-volatile memory device includes field insulating layer patterns on a substrate to define an active region of the substrate, upper portions of the field insulating layer patterns protruding above an upper surface of the substrate, a tunnel insulating layer on the active region, a charge trapping layer on the tunnel insulating layer, a blocking layer on the charge trapping layer, first insulating layers on upper surfaces of the field insulating layer patterns, and a word line structure on the blocking layer and first insulating layers.

摘要翻译： 非易失性存储器件包括在衬底上的场绝缘层图案，以限定衬底的有源区，场绝缘层图案的上部突出在衬底的上表面上，在有源区上的隧道绝缘层， 隧道绝缘层上的电荷俘获层，电荷俘获层上的阻挡层，场绝缘层图案的上表面上的第一绝缘层，以及阻挡层和第一绝缘层上的字线结构。

公开(公告)号：US20110095377A1

公开(公告)日：2011-04-28

申请号：US12984860

申请日：2011-01-05

申请人： Jong-Sun Sel ,  Jung-Dal Choi ,  Choong-Ho Lee ,  Ju-Hyuck Chung ,  Hee-Soo Kang ,  Dong-uk Choi

发明人： Jong-Sun Sel ,  Jung-Dal Choi ,  Choong-Ho Lee ,  Ju-Hyuck Chung ,  Hee-Soo Kang ,  Dong-uk Choi

IPC分类号： H01L27/088

CPC分类号： H01L23/485 ,  H01L21/76804 ,  H01L21/76816 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L2924/0002 ,  H01L2924/00

摘要： In some embodiments, a semiconductor memory device includes a substrate that includes a cell array region and a peripheral circuit region. The semiconductor memory device further includes a device isolation pattern on the substrate. The device isolation pattern defines a first active region and a second active region within the cell array region and a third active region in the peripheral circuit region. The semiconductor memory device further includes a first common source region, a plurality of first source/drain regions, and a first drain region in the first active region. The semiconductor memory device further includes a second common source region, a plurality of second source/drain regions, and a second drain region in the second active region. The semiconductor memory device further includes a third source/drain region in the third active region. The semiconductor memory device further includes a common source line contacting the first and second common source regions.

摘要翻译： 在一些实施例中，半导体存储器件包括包括单元阵列区域和外围电路区域的衬底。 半导体存储器件还包括在衬底上的器件隔离图案。 器件隔离图案限定了单元阵列区域内的第一有源区和第二有源区以及外围电路区中的第三有源区。 半导体存储器件还包括第一有源区中的第一公共源极区，多个第一源极/漏极区和第一漏极区。 半导体存储器件还包括第二公共源极区域，多个第二源极/漏极区域和第二有源区域中的第二漏极区域。 半导体存储器件还包括第三有源区中的第三源/漏区。 半导体存储器件还包括与第一和第二公共源极区域接触的公共源极线。

公开(公告)号：US07834391B2

公开(公告)日：2010-11-16

申请号：US12107918

申请日：2008-04-23

申请人： Hee-Soo Kang ,  Choong-Ho Lee

发明人： Hee-Soo Kang ,  Choong-Ho Lee

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： G11C16/0483 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568

摘要： Coupling among adjacent rows of memory cells on an integrated circuit substrate may reduced by forming the adjacent rows of memory cells on adjacent semiconductor pedestals that extend different distances away from the integrated circuit substrate. NAND flash memory devices that include different pedestal heights and fabrication methods for integrated circuit memory devices are also disclosed.

摘要翻译： 在集成电路基板上的相邻行存储单元之间的耦合可通过在距离集成电路基板延伸不同距离的相邻半导体基座上形成相邻行的存储单元来减小。 还公开了包括不同基座高度的NAND闪存器件和用于集成电路存储器件的制造方法。

公开(公告)号：US20090190398A1

公开(公告)日：2009-07-30

申请号：US12289847

申请日：2008-11-05

申请人： Hee-Soo Kang ,  Choong-Ho Lee ,  Dong-Uk Choi

发明人： Hee-Soo Kang ,  Choong-Ho Lee ,  Dong-Uk Choi

IPC分类号： G11C16/04 ,  G11C16/06

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/3418 ,  G11C2211/5641

摘要： A method of programming data in a NAND flash memory device including at least one even bitline and at least one odd bitline, the method including programming N-bit data into first cells coupled to the at least one even bitline or the at least one odd bitline and programming M-bit data into second cells coupled to the other of the at least one even bitline and the at least one odd bitline, where N is a natural number greater than one and M is a natural number greater than N.

摘要翻译： 一种在包括至少一个偶数位线和至少一个奇数位线的NAND闪存器件中编程数据的方法，所述方法包括将N位数据编程到耦合到所述至少一个偶数位线或所述至少一个奇数位线 以及将M位数据编程到耦合到所述至少一个偶数位线和所述至少一个奇数位线中的另一个的第二单元中，其中N是大于1的自然数，M是大于N的自然数。

公开(公告)号：US20070085127A1

公开(公告)日：2007-04-19

申请号：US11637793

申请日：2006-12-13

申请人： Hee-Soo Kang ,  Jae-Man Yoon ,  Dong-Gun Park ,  Sang-Yeon Han ,  Young-Joon Ahn ,  Choong-Ho Lee

发明人： Hee-Soo Kang ,  Jae-Man Yoon ,  Dong-Gun Park ,  Sang-Yeon Han ,  Young-Joon Ahn ,  Choong-Ho Lee

IPC分类号： H01L29/94 ,  H01L27/108 ,  H01L29/76 ,  H01L31/119

CPC分类号： H01L29/7851 ,  H01L29/66818 ,  Y10S257/90

摘要： A fin type MOSFET and a method of manufacturing the fin type MOSFET are disclosed. Gate structures in the fin type MOSFET are formed by a damascene process without a photolithography process. Impurities used to form a channel region are selectively implanted into portions of a semiconductor substrate adjacent to the gate structures.

摘要翻译： 公开了一种翅片式MOSFET及其制造方法。 鳍型MOSFET中的栅极结构通过未经光刻工艺的镶嵌工艺形成。 用于形成沟道区域的杂质被选择性地注入到与栅极结构相邻的半导体衬底的部分中。

公开(公告)号：US08455344B2

公开(公告)日：2013-06-04

申请号：US13238084

申请日：2011-09-21

申请人： Suk-Kang Sung ,  Choong-Ho Lee ,  Dong-Uk Choi ,  Hee-Soo Kang

发明人： Suk-Kang Sung ,  Choong-Ho Lee ,  Dong-Uk Choi ,  Hee-Soo Kang

IPC分类号： H01L21/28

CPC分类号： H01L27/11568

摘要： A non-volatile memory device includes field insulating layer patterns on a substrate to define an active region of the substrate, upper portions of the field insulating layer patterns protruding above an upper surface of the substrate, a tunnel insulating layer on the active region, a charge trapping layer on the tunnel insulating layer, a blocking layer on the charge trapping layer, first insulating layers on upper surfaces of the field insulating layer patterns, and a word line structure on the blocking layer and first insulating layers.

摘要翻译： 非易失性存储器件包括在衬底上的场绝缘层图案，以限定衬底的有源区，场绝缘层图案的上部突出在衬底的上表面上，在有源区上的隧道绝缘层， 隧道绝缘层上的电荷俘获层，电荷俘获层上的阻挡层，场绝缘层图案的上表面上的第一绝缘层，以及阻挡层和第一绝缘层上的字线结构。

公开(公告)号：US08422290B2

公开(公告)日：2013-04-16

申请号：US13072022

申请日：2011-03-25

申请人： Hee-Soo Kang ,  Choong-Ho Lee ,  Dong-Uk Choi

发明人： Hee-Soo Kang ,  Choong-Ho Lee ,  Dong-Uk Choi

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0483 ,  H01L27/11524

摘要： Methods of programming data in a non-volatile memory cell are provided. A memory cell according to some embodiments may include a gate structure that includes a tunnel oxide layer pattern, a floating gate, a dielectric layer and a control gate sequentially stacked on a substrate, impurity regions that are formed in the substrate at both sides of the gate structure, and a conductive layer pattern that is arranged spaced apart from and facing the floating gate. Embodiments of such methods may include applying a programming voltage to the control gate, grounding the impurity regions and applying a fringe voltage to the conductive layer pattern to generate a fringe field in the floating gate.

摘要翻译： 提供了在非易失性存储单元中编程数据的方法。 根据一些实施例的存储器单元可以包括栅极结构，其包括隧道氧化物层图案，浮动栅极，电介质层和顺序堆叠在衬底上的控制栅极，杂质区域形成在衬底的两侧的衬底中 栅极结构以及与浮动栅极间隔开并面对浮栅的导电层图案。 这种方法的实施例可以包括将编程电压施加到控制栅极，使杂质区域接地并且向导电层图案施加边缘电压以在浮动栅极中产生边缘场。

公开(公告)号：US08158480B2

公开(公告)日：2012-04-17

申请号：US12213305

申请日：2008-06-18

申请人： Hee-Soo Kang ,  Choong-Ho Lee ,  Suk-Kang Sung ,  Se-Jun Park

发明人： Hee-Soo Kang ,  Choong-Ho Lee ,  Suk-Kang Sung ,  Se-Jun Park

IPC分类号： H01L21/336

CPC分类号： H01L27/11529 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11531

摘要： A method of forming a semiconductor device pattern, a method of forming a charge storage pattern, a non-volatile memory device including a charge storage pattern and a method of manufacturing the same are provided. The method of forming the charge storage pattern including forming a trench on a substrate, and a device isolation pattern in the trench. The device isolation pattern protrudes from a surface of the substrate such that an opening exposing the substrate is formed. A tunnel oxide layer is formed on the substrate in the opening. A preliminary charge storage pattern is formed on the tunnel oxide layer and the device isolation pattern by selective deposition of conductive materials. The preliminary charge storage pattern may be removed from the device isolation pattern. The preliminary charge storage pattern remains only on the tunnel oxide layer to form the charge storage pattern on the substrate.

摘要翻译： 提供一种形成半导体器件图案的方法，形成电荷存储图案的方法，包括电荷存储图案的非易失性存储器件及其制造方法。 形成电荷存储图案的方法包括在衬底上形成沟槽，以及在沟槽中形成器件隔离图案。 器件隔离图案从衬底的表面突出出来，形成露出衬底的开口。 在开口中的基板上形成隧道氧化物层。 通过导电材料的选择性沉积，在隧道氧化物层和器件隔离图案上形成初步电荷存储图案。 初步电荷存储图案可以从器件隔离图案中去除。 初始电荷存储图案仅保留在隧道氧化物层上，以在基板上形成电荷存储图案。

公开(公告)号：US08120091B2

公开(公告)日：2012-02-21

申请号：US12128078

申请日：2008-05-28

申请人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

发明人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

IPC分类号： H01L29/788

CPC分类号： H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： A non-volatile memory device includes a substrate and a tunnel insulation layer pattern, such that each portion of the tunnel insulation pattern extends along a first direction and adjacent portions of the tunnel insulation layer pattern may be separated in a second direction that is substantially perpendicular to the first direction. A non-volatile memory device may include a gate structure formed on the tunnel insulation layer pattern. The gate structure may include a floating gate formed on the tunnel insulation layer pattern along the second direction, a first conductive layer pattern formed on the floating gate in the second direction, a dielectric layer pattern formed on the first conductive layer pattern along the second direction, and a control gate formed on the dielectric layer pattern in the second direction.

摘要翻译： 非易失性存储器件包括衬底和隧道绝缘层图案，使得隧道绝缘图案的每个部分沿着第一方向延伸，并且隧道绝缘层图案的相邻部分可以在基本垂直的第二方向上分离 到第一个方向。 非易失性存储器件可以包括形成在隧道绝缘层图案上的栅极结构。 栅极结构可以包括沿着第二方向形成在隧道绝缘层图案上的浮动栅极，在第二方向上形成在浮置栅极上的第一导电层图案，沿着第二方向形成在第一导电层图案上的电介质层图案 以及在第二方向上形成在电介质层图案上的控制栅极。