利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.019 秒)

    Buried gate transistor
    4.
    发明授权
    Buried gate transistor 有权
    埋栅晶体管

    公开(公告)号：US08796762B2

    公开(公告)日：2014-08-05

    申请号：US13660956

    申请日：2012-10-25

    申请人： Infineon Technologies AG

    发明人： Richard Lindsay ,  Matthias Hierlemann

    IPC分类号： H01L29/66 ,  H01L29/423 ,  H01L27/088

    CPC分类号： H01L29/42356 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/088 ,  H01L27/10876 ,  H01L29/1083 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66613 ,  H01L29/66621

    摘要： An embodiment of the invention provides a semiconductor fabrication method. The method comprises forming an isolation region between a first and a second region in a substrate, forming a recess in the substrate surface, and lining the recess with a uniform oxide. Embodiments further include doping a channel region under the bottom recess surface in the first and second regions and depositing a gate electrode material in the recess. Preferred embodiments include forming source/drain regions adjacent the channel region in the first and second regions, preferably after the step of depositing the gate electrode material. Another embodiment of the invention provides a semiconductor device comprising a recess in a surface of the first and second active regions and in the isolation region, and a dielectric layer having a uniform thickness lining the recess.

    摘要翻译： 本发明的实施例提供半导体制造方法。 该方法包括在衬底中的第一和第二区域之间形成隔离区域，在衬底表面中形成凹陷，并且用均匀的氧化物衬里凹部。 实施例还包括在第一和第二区域中的底部凹陷表面下方掺杂沟道区域，并且在凹槽中沉积栅电极材料。 优选的实施方案包括在第一和第二区域中形成邻近沟道区的源极/漏极区，优选在沉积栅电极材料的步骤之后。 本发明的另一个实施例提供一种半导体器件，其包括在第一和第二有源区域的表面中以及在隔离区域中的凹槽，以及在凹部内衬有均匀厚度的介电层。

    Capacitors and methods of manufacture thereof
    8.
    发明授权
    Capacitors and methods of manufacture thereof 有权
    电容器及其制造方法

    公开(公告)号：US08765548B2

    公开(公告)日：2014-07-01

    申请号：US14017022

    申请日：2013-09-03

    申请人： Infineon Technologies AG

    发明人： Martin Ostermayr ,  Richard Lindsay

    IPC分类号： H01L21/8242

    CPC分类号： H01L28/91 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/94

    摘要： Semiconductor devices, capacitors, and methods of manufacture thereof are disclosed. In one embodiment, a method of fabricating a capacitor includes forming a first material over a workpiece, and patterning the first material, forming a first capacitor plate in a first region of the workpiece and forming a first element in a second region of the workpiece. A second material is formed over the workpiece and over the patterned first material. The second material is patterned, forming a capacitor dielectric and a second capacitor plate in the first region of the workpiece over the first capacitor plate and forming a second element in a third region of the workpiece.

    摘要翻译： 公开了半导体器件，电容器及其制造方法。 在一个实施例中，制造电容器的方法包括在工件上形成第一材料，并对第一材料进行构图，在工件的第一区域中形成第一电容器板，并在工件的第二区域中形成第一元件。 第二材料形成在工件上面和图案化的第一材料上。 图案化第二材料，在第一电容器板上的工件的第一区域中形成电容器电介质和第二电容器板，并在工件的第三区域中形成第二元件。

    Buried Gate Transistor
    9.
    发明申请
    Buried Gate Transistor 有权
    埋闸晶体管

    公开(公告)号：US20130049090A1

    公开(公告)日：2013-02-28

    申请号：US13660956

    申请日：2012-10-25

    申请人： Infineon Technologies AG

    发明人： Richard Lindsay ,  Matthias Hierlemann

    IPC分类号： H01L29/78 ,  H01L27/06 ,  H01L27/092

    CPC分类号： H01L29/42356 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/088 ,  H01L27/10876 ,  H01L29/1083 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66613 ,  H01L29/66621

    摘要： An embodiment of the invention provides a semiconductor fabrication method. The method comprises forming an isolation region between a first and a second region in a substrate, forming a recess in the substrate surface, and lining the recess with a uniform oxide. Embodiments further include doping a channel region under the bottom recess surface in the first and second regions and depositing a gate electrode material in the recess. Preferred embodiments include forming source/drain regions adjacent the channel region in the first and second regions, preferably after the step of depositing the gate electrode material. Another embodiment of the invention provides a semiconductor device comprising a recess in a surface of the first and second active regions and in the isolation region, and a dielectric layer having a uniform thickness lining the recess.

    摘要翻译： 本发明的实施例提供半导体制造方法。 该方法包括在衬底中的第一和第二区域之间形成隔离区域，在衬底表面中形成凹陷，并且用均匀的氧化物衬里凹部。 实施例还包括在第一和第二区域中的底部凹陷表面下方掺杂沟道区域，并且在凹槽中沉积栅电极材料。 优选的实施方案包括在第一和第二区域中形成邻近沟道区的源/漏区，优选在沉积栅电极材料的步骤之后。 本发明的另一个实施例提供一种半导体器件，其包括在第一和第二有源区域的表面中以及在隔离区域中的凹部，以及在凹部内衬有均匀厚度的介电层。