公开(公告)号：US08080874B1

公开(公告)日：2011-12-20

申请号：US11855826

申请日：2007-09-14

申请人： Jeremy Werner ,  Daniel L. Rosenband ,  Jeremy Matthew Plunkett ,  William L. Schmidt ,  David T. Wang ,  Wael O. Zohni ,  Philip Arnold Ferolito ,  Michael John Sebastian Smith ,  Suresh Natarajan Rajan ,  Joseph C. Fjelstad

发明人： Jeremy Werner ,  Daniel L. Rosenband ,  Jeremy Matthew Plunkett ,  William L. Schmidt ,  David T. Wang ,  Wael O. Zohni ,  Philip Arnold Ferolito ,  Michael John Sebastian Smith ,  Suresh Natarajan Rajan ,  Joseph C. Fjelstad

IPC分类号： H01L23/34 ,  H01L23/48

CPC分类号： H05K1/181 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/5387 ,  H01L24/16 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/0651 ,  H01L2225/1005 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/1304 ,  H01L2924/14 ,  H01L2924/1424 ,  H01L2924/1436 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H05K1/0281 ,  H05K1/141 ,  H05K1/147 ,  H05K2201/10454 ,  H05K2201/10484 ,  H05K2201/10515 ,  H05K2201/10522 ,  H05K2201/2018 ,  Y02P70/611 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A system, method, and apparatus are included for providing additional space between an integrated circuit package and a circuit board. An integrated circuit package is provided including a plurality of integrated circuit package contacts. Also provided is a circuit board in electrical communication with the integrated circuit package. Further, the integrated circuit package, the integrated circuit contacts, and/or the circuit board is configured for providing additional space between the integrated circuit package and the circuit board to position at least a portion of at least one component between the integrated circuit package and the circuit board.

摘要翻译： 包括系统，方法和装置，用于在集成电路封装和电路板之间提供额外的空间。 提供了包括多个集成电路封装触点的集成电路封装。 还提供了与集成电路封装电通信的电路板。 此外，集成电路封装，集成电路触点和/或电路板被配置为在集成电路封装和电路板之间提供额外的空间，以将至少一部分的至少一部分置于集成电路封装和 电路板。

公开(公告)号：US20130007399A1

公开(公告)日：2013-01-03

申请号：US13615008

申请日：2012-09-13

申请人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

发明人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

IPC分类号： G06F12/00

CPC分类号： G06F1/08

摘要： A system and method are provided for adjusting the timing of signals associated with a memory system. A memory controller is provided. Additionally, at least one memory module is provided. Further, at least one interface circuit is provided, the interface circuit capable of adjusting timing of signals associated with one or more of the memory controller and the at least one memory module.

摘要翻译： 提供了一种用于调整与存储器系统相关联的信号的定时的系统和方法。 提供存储器控制器。 另外，提供至少一个存储器模块。 此外，提供至少一个接口电路，所述接口电路能够调整与所述存储器控制器和所述至少一个存储器模块中的一个或多个相关联的信号的定时。

公开(公告)号：US08327104B2

公开(公告)日：2012-12-04

申请号：US11939440

申请日：2007-11-13

申请人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

发明人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

IPC分类号： G06F13/00

CPC分类号： G06F1/08

摘要： A system and method are provided for adjusting the timing of signals associated with a memory system. A memory controller is provided. Additionally, at least one memory module is provided. Further, at least one interface circuit is provided, the interface circuit capable of adjusting timing of signals associated with one or more of the memory controller and the at least one memory module.

摘要翻译： 提供了一种用于调整与存储器系统相关联的信号的定时的系统和方法。 提供存储器控制器。 另外，提供至少一个存储器模块。 此外，提供至少一个接口电路，所述接口电路能够调整与所述存储器控制器和所述至少一个存储器模块中的一个或多个相关联的信号的定时。

公开(公告)号：US20080115006A1

公开(公告)日：2008-05-15

申请号：US11939440

申请日：2007-11-13

申请人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

发明人： Michael John Sebastian Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

IPC分类号： G06F1/08

CPC分类号： G06F1/08

摘要： A system and method are provided for adjusting the timing of signals associated with a memory system. A memory controller is provided. Additionally, at least one memory module is provided. Further, at least one interface circuit is provided, the interface circuit capable of adjusting timing of signals associated with one or more of the memory controller and the at least one memory module.

摘要翻译： 提供了一种用于调整与存储器系统相关联的信号的定时的系统和方法。 提供存储器控制器。 另外，提供至少一个存储器模块。 此外，提供至少一个接口电路，所述接口电路能够调整与所述存储器控制器和所述至少一个存储器模块中的一个或多个相关联的信号的定时。

公开(公告)号：US08279690B1

公开(公告)日：2012-10-02

申请号：US13367259

申请日：2012-02-06

申请人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

发明人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

IPC分类号： G11C7/00

CPC分类号： G06F13/4234 ,  G06F13/4086

摘要： A system is provided for high-speed communication between a memory controller and a plurality of memory devices. A memory controller, and a plurality of memory devices are provided. Additionally, at least one channel is included for providing electrical communication between the memory controller and the plurality of memory devices, an impedance of the channel being at least partially controlled using High Density Interconnect (HDI) technology.

公开(公告)号：US08675429B1

公开(公告)日：2014-03-18

申请号：US13597895

申请日：2012-08-29

申请人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

发明人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

IPC分类号： G11C7/00

CPC分类号： G06F13/4234 ,  G06F13/4086

摘要： A system is provided for high-speed communication between a memory controller and a plurality of memory devices. A memory controller, and a plurality of memory devices are provided. Additionally, at least one channel is included for providing electrical communication between the memory controller and the plurality of memory devices, an impedance of the channel being at least partially controlled using High Density Interconnect (HDI) technology.

摘要翻译： 提供了一种用于存储器控制器和多个存储器件之间的高速通信的系统。 提供存储器控制器和多个存储器件。 另外，包括至少一个通道以提供存储器控制器和多个存储器件之间的电气通信，使用高密度互连（HDI）技术至少部分地控制通道的阻抗。

公开(公告)号：US08111566B1

公开(公告)日：2012-02-07

申请号：US11941589

申请日：2007-11-16

申请人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

发明人： Min Wang ,  Philip Arnold Ferolito ,  Suresh Natarajan Rajan ,  Michael John Sebastian Smith

IPC分类号： G11C7/00

CPC分类号： G06F13/4234 ,  G06F13/4086

摘要： A system is provided for high-speed communication between a memory controller and a plurality of memory devices. A memory controller, and a plurality of memory devices are provided. Additionally, at least one channel is included for providing electrical communication between the memory controller and the plurality of memory devices, an impedance of the channel being at least partially controlled using High Density Interconnect (HDI) technology.

摘要翻译： 提供了一种用于存储器控制器和多个存储器件之间的高速通信的系统。 提供存储器控制器和多个存储器件。 另外，包括至少一个通道以提供存储器控制器和多个存储器件之间的电气通信，使用高密度互连（HDI）技术至少部分地控制通道的阻抗。

公开(公告)号：US08631220B2

公开(公告)日：2014-01-14

申请号：US13615008

申请日：2012-09-13

申请人： Michael John Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

发明人： Michael John Smith ,  Daniel L. Rosenband ,  David T. Wang ,  Suresh Natarajan Rajan

IPC分类号： G06F13/00

CPC分类号： G06F1/08

摘要： A system and method are provided for adjusting the timing of signals associated with a memory system. A memory controller is provided. Additionally, at least one memory module is provided. Further, at least one interface circuit is provided, the interface circuit capable of adjusting timing of signals associated with one or more of the memory controller and the at least one memory module.

摘要翻译： 提供了一种用于调整与存储器系统相关联的信号的定时的系统和方法。 提供存储器控制器。 另外，提供至少一个存储器模块。 此外，提供至少一个接口电路，所述接口电路能够调整与所述存储器控制器和所述至少一个存储器模块中的一个或多个相关联的信号的定时。

公开(公告)号：US09727458B2

公开(公告)日：2017-08-08

申请号：US13620650

申请日：2012-09-14

申请人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

发明人： David T. Wang ,  Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F12/02 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F12/0292 ,  G06F13/28 ,  G06F13/4243 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to translate an address associated with a command communicated between the system and the memory circuits.

公开(公告)号：US09542353B2

公开(公告)日：2017-01-10

申请号：US11929225

申请日：2007-10-30

申请人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

发明人： Suresh Natarajan Rajan ,  Keith R. Schakel ,  Michael John Sebastian Smith ,  David T. Wang ,  Frederick Daniel Weber

IPC分类号： G06F13/00 ,  G06F13/42 ,  G06F13/28 ,  G11C11/406 ,  G11C11/4093

CPC分类号： G06F13/4243 ,  G06F13/28 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4093 ,  Y02D10/14 ,  Y02D10/151

摘要： A memory circuit system and method are provided. An interface circuit is capable of communication with a plurality of memory circuits and a system. In use, the interface circuit is operable to interface the memory circuits and the system for reducing command scheduling constraints of the memory circuits.

摘要翻译： 提供了一种存储器电路系统和方法。 接口电路能够与多个存储器电路和系统通信。 在使用中，接口电路可操作以连接存储器电路和系统，以减少存储器电路的命令调度约束。