公开(公告)号：US06261946B1

公开(公告)日：2001-07-17

申请号：US09227068

申请日：1999-01-05

申请人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

发明人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

IPC分类号： H01L2131

CPC分类号： H01L21/76876 ,  H01L21/2855 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76865 ,  H01L21/76873 ,  H01L21/76877

摘要： A method is provided for forming seed layers in a channel or via by applying a high bias to the material of the seed layer during deposition. This sputters off the seed layer overhang in order to reduce the electrical resistance of the seed layer, maintain its barrier effectiveness and enhance the subsequent filling of the channel or via by conductive materials.

摘要翻译： 提供了一种用于在沉积期间通过在种子层的材料施加高偏压而在通道或通孔中形成种子层的方法。 为了降低种子层的电阻，保持其屏障效能，并且通过导电材料增强随后的通道或通孔的填充，这种材料从种子层突出部分喷出。

公开(公告)号：US06228754B1

公开(公告)日：2001-05-08

申请号：US09225661

申请日：1999-01-05

申请人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

发明人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

IPC分类号： H01L21302

CPC分类号： H01L21/76871 ,  H01L21/76843 ,  H01L21/76865

摘要： A method is provided for forming seed layers in semiconductor device channels or vias by using an inert gas sputter etching technique. The technique etches back the seed layers which results in a reduction of seed layer overhang at the top of the channels or vias, thereby enhancing the subsequent filling of the channel or vias by conductive materials.

摘要翻译： 提供了一种通过使用惰性气体溅射蚀刻技术在半导体器件通道或通孔中形成种子层的方法。 这种技术可以消除种子层，导致通道或通孔顶部的种子层突出部分的减少，从而通过导电材料增强随后的通道或通孔的填充。

公开(公告)号：US6080669A

公开(公告)日：2000-06-27

申请号：US225644

申请日：1999-01-05

申请人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

发明人： John A. Iacoponi ,  Dirk Brown ,  Takeshi Nogami

IPC分类号： H01L21/285 ,  H01L21/768 ,  H01L23/532 ,  H01L21/44

CPC分类号： H01L21/28568 ,  H01L21/76807 ,  H01L21/76877 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002

摘要： A method is provided for forming metal layers in semiconductor channels or vias by using a very high pressure ionized metal deposition technique which results in improved sidewall step coverage with enhanced subsequent filling of the channel or vias by conductive materials. To obtain the very high pressure in excess of 100 mT, the plasma coil power is increased and the gas flow is increased while maintaining a constant pumping feed in the ionized metal deposition equipment.

摘要翻译： 提供了一种通过使用非常高压的电离金属沉积技术在半导体通道或通孔中形成金属层的方法，其通过导电材料增强随后的通道或通孔的填充而导致改进的侧壁台阶覆盖。 为了获得超过100mT的非常高的压力，在离子化金属沉积设备中保持恒定的泵送进料的同时，等离子体线圈功率增加并且气体流量增加。

公开(公告)号：US6117770A

公开(公告)日：2000-09-12

申请号：US169281

申请日：1998-10-08

申请人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi ,  Christy Mei-Chu Woo

发明人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi ,  Christy Mei-Chu Woo

IPC分类号： H01L21/768 ,  H01L23/532 ,  H01L21/44

CPC分类号： H01L21/76886 ,  H01L21/76843 ,  H01L21/76859 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53238 ,  H01L2924/0002

摘要： A method for implanting copper conductive layers in channel or via openings with alloying elements, such as magnesium, boron, tin, and zirconium. The implantation is performed after conductive layer chemical-mechanical-polishing (CMP) using a surface barrier layer as an implant barrier. With the surface barrier layer being removed by barrier layer CMP, this allows directed, heavy implantation of the conductive layer with the alloying elements.

摘要翻译： 在具有合金元素如镁，硼，锡和锆的通道或通孔中注入铜导电层的方法。 在使用表面阻挡层作为植入物屏障的导电层化学机械抛光（CMP）之后进行注入。 通过阻挡层CMP去除表面阻挡层，这允许导电层与合金元素的有针对重的注入。

公开(公告)号：US6147404A

公开(公告)日：2000-11-14

申请号：US317813

申请日：1999-05-24

申请人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi

发明人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi

IPC分类号： H01L21/768 ,  H01L23/528 ,  H01L23/532 ,  H01L23/48

CPC分类号： H01L21/76873 ,  H01L21/76843 ,  H01L21/76847 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53252 ,  H01L2924/0002 ,  Y10S257/915

摘要： An integrated circuit and a method for manufacturing therefor is provided in which a partial dual damascene deposition is performed to place a barrier, seed, and conductive layer in most of a via between two interconnect channels and then capping the via with a further barrier, seed, conductive layer to prevent electromigration between an interconnect channel and the via.

摘要翻译： 提供了一种集成电路及其制造方法，其中执行部分双镶嵌沉积以将屏障，晶种和导电层放置在两个互连通道之间的通孔的大部分中，然后用另外的阻挡物，种子 导电层，以防止互连通道和通孔之间的电迁移。

公开(公告)号：US6146993A

公开(公告)日：2000-11-14

申请号：US198061

申请日：1998-11-23

申请人： Dirk Brown ,  John A. Iacoponi

发明人： Dirk Brown ,  John A. Iacoponi

IPC分类号： H01L21/768 ,  H01L21/4763

CPC分类号： H01L21/76856 ,  H01L21/76843

摘要： A method is provided for forming barrier layers in channel or via openings of semiconductors by using in-situ nitriding of barrier metals (Ta, Ti, or W) after they have been deposited in channel and via openings which will allow better control of the barrier metal/barrier material (Ta/TaN, Ti/TiN, or W/WN) composition, eliminate particle problems, and avoiding target poisoning.

摘要翻译： 提供了一种用于在半导体的沟道或通孔开口中形成阻挡层的方法，其中在阻挡金属（Ta，Ti或W）沉积在通道和通路开口中之后通过使用屏障金属（Ta，Ti或W）的原位氮化，这将允许更好地控制屏障 金属/阻隔材料（Ta / TaN，Ti / TiN或W / WN）组合物，消除颗粒问题，避免目标中毒。

公开(公告)号：US06239021B1

公开(公告)日：2001-05-29

申请号：US09655110

申请日：2000-09-05

申请人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi

发明人： Shekhar Pramanick ,  Dirk Brown ,  John A. Iacoponi

IPC分类号： H01L214763

CPC分类号： H01L21/76873 ,  H01L21/76843 ,  H01L21/76847 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53252 ,  H01L2924/0002 ,  Y10S257/915 ,  H01L2924/00

摘要： An integrated circuit and a method for manufacturing therefor is provided in which a partial dual damascene deposition is performed to place a barrier, seed, and conductive layer in most of a via between two interconnect channels and then capping the via with a further barrier, seed, conductive layer to prevent electromigration between an interconnect channel and the via.

摘要翻译： 提供了一种集成电路及其制造方法，其中执行部分双镶嵌沉积以将屏障，晶种和导电层放置在两个互连通道之间的通孔的大部分中，然后用另外的阻挡物，种子 导电层，以防止互连通道和通孔之间的电迁移。

公开(公告)号：US06187670B1

公开(公告)日：2001-02-13

申请号：US09204741

申请日：1998-12-02

申请人： Dirk Brown ,  John A. Iacoponi

发明人： Dirk Brown ,  John A. Iacoponi

IPC分类号： H01L214763

CPC分类号： H01L21/76876 ,  H01L21/76843 ,  H01L21/76873 ,  H01L2221/1089

摘要： A method is provided for forming seed layers in semiconductor channel and via openings by using a two-stage approach after lining the channel and via openings with barrier material. First, a low temperature deposition of a seed layer is performed at below the 250° C. at which conductive material agglomeration occurs. Second, a higher temperature deposition of a seed layer is performed at above 250° C. Then, the conductive material is deposited to fill the channel and via openings.

摘要翻译： 提供了一种用于在通过阻挡材料衬套通道和通孔之后通过使用两级方法在半导体通道和通孔中形成晶种层的方法。 首先，在低于导致发生导电材料聚集的250℃下进行种子层的低温沉积。 其次，在250℃以上进行种子层的较高温度的沉积。然后，沉积导电材料以填充通道和通孔。

公开(公告)号：US06555396B1

公开(公告)日：2003-04-29

申请号：US10097159

申请日：2002-03-13

申请人： Ailian Zhao ,  John A. Iacoponi ,  Thomas E. Spikes, Jr.

发明人： Ailian Zhao ,  John A. Iacoponi ,  Thomas E. Spikes, Jr.

IPC分类号： H01L2100

CPC分类号： H01L21/31116

摘要： A method is provided to enhance endpoint detection during via etching in the processing of a semiconductor wafer. The method includes forming a first process layer and a second process layer above the first process layer. A first masking layer is formed above at least a portion of the second process layer, leaving an outer edge portion of at least the second process layer exposed. Thereafter, an etching process is used to remove the outer edge portion of the first and second layers. Once the etching is complete, the first masking layer is removed, and a second masking layer is formed above the second process layer. The second masking layer is patterned to expose portions of the first process layer, and then an etching process substantially removes the exposed portions of the first process layer to form the vias.

摘要翻译： 提供了一种在半导体晶片的处理中增强通孔蚀刻期间的端点检测的方法。 该方法包括在第一处理层上形成第一处理层和第二处理层。 第一掩模层形成在第二工艺层的至少一部分之上，留下至少第二工艺层的外边缘部分露出。 此后，使用蚀刻工艺去除第一和第二层的外边缘部分。 蚀刻完成后，去除第一掩模层，并在第二工艺层上方形成第二掩模层。 图案化第二掩模层以暴露第一工艺层的部分，然后蚀刻工艺基本上去除第一工艺层的暴露部分以形成通路。

公开(公告)号：US6166427A

公开(公告)日：2000-12-26

申请号：US231649

申请日：1998-01-15

申请人： Richard J. Huang ,  John A. Iacoponi

发明人： Richard J. Huang ,  John A. Iacoponi

IPC分类号： C23C16/40 ,  H01L21/316 ,  H01L21/768 ,  H01L23/532 ,  H01L23/58 ,  H01L21/31 ,  H01L21/469

CPC分类号： H01L21/02131 ,  C23C16/401 ,  H01L21/02274 ,  H01L21/02332 ,  H01L21/02362 ,  H01L21/31629 ,  H01L21/76801 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76835 ,  H01L21/76837 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for producing a dielectric layer in a semiconductor product includes two steps. The first step is forming a fluorinated layer (e.g. SiOF or fluorosilicate glass ("FSG")) which includes a material formed in part with fluorine. The second step is forming a fill layer (e.g. SiO.sub.2) above the fluorinated layer. The fill layer is substantially free of materials formed in part with fluorine. A top surface of the fill layer can be planarized. Surface treatments and oxide caps can be applied to the planarized surface to form fluorine barriers if part of the fluorinated layer is exposed to higher layers. Such a method, and a semiconductor device or integrated circuit manufactured according to the method, allow the dielectric constant of an inter-layer dielectric ("ILD") to be lowered while also minimizing the complexity and expense of the manufacturing process.

摘要翻译： 半导体产品中的介电层的制造方法包括两个步骤。 第一步是形成氟化层（例如SiOF或氟硅酸盐玻璃（“FSG”），其包括部分由氟形成的材料。 第二步是在氟化层之上形成填充层（例如SiO 2）。 填充层基本上不含部分由氟形成的材料。 填充层的顶表面可以被平坦化。 如果氟化层的一部分暴露于较高层，则表面处理和氧化物盖可以施加到平坦化表面以形成氟阻挡层。 这样的方法以及根据该方法制造的半导体器件或集成电路能够降低层间电介质（“ILD”）的介电常数，同时也使制造工艺的复杂性和费用最小化。