公开(公告)号：US08466052B2

公开(公告)日：2013-06-18

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/28 ,  H01L21/3205 ,  H01L21/321 ,  H01L21/3213

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US20100210105A1

公开(公告)日：2010-08-19

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/768

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US20090189229A1

公开(公告)日：2009-07-30

申请号：US12315436

申请日：2008-12-03

申请人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

发明人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

IPC分类号： H01L21/283 ,  H01L23/532 ,  H01L29/78

CPC分类号： H01L21/28061 ,  H01L29/4933

摘要： Provided are semiconductor devices and methods of fabricating the same, and more specifically, semiconductor devices having a W—Ni alloy thin layer that has a low resistance, and methods of fabricating the same. The semiconductor devices include the W—Ni alloy thin layer. The weight of Ni in the W—Ni alloy thin layer may be in a range from approximately 0.01 to approximately 5.0 wt % of the total weight of the W—Ni alloy thin layer.

摘要翻译： 提供半导体器件及其制造方法，更具体地说，具有低电阻的W-Ni合金薄层的半导体器件及其制造方法。 半导体器件包括W-Ni合金薄层。 W-Ni合金薄层中的Ni的重量可以在W-Ni合金薄层的总重量的约0.01〜约5.0重量％的范围内。

公开(公告)号：US07781849B2

公开(公告)日：2010-08-24

申请号：US12315436

申请日：2008-12-03

申请人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

发明人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L29/49

CPC分类号： H01L21/28061 ,  H01L29/4933

摘要： Provided are semiconductor devices and methods of fabricating the same, and more specifically, semiconductor devices having a W—Ni alloy thin layer that has a low resistance, and methods of fabricating the same. The semiconductor devices include the W—Ni alloy thin layer. The weight of Ni in the W—Ni alloy thin layer may be in a range from approximately 0.01 to approximately 5.0 wt % of the total weight of the W—Ni alloy thin layer.

摘要翻译： 提供半导体器件及其制造方法，更具体地说，具有低电阻的W-Ni合金薄层的半导体器件及其制造方法。 半导体器件包括W-Ni合金薄层。 W-Ni合金薄层中的Ni的重量可以在W-Ni合金薄层的总重量的约0.01〜约5.0重量％的范围内。

公开(公告)号：US20120094437A1

公开(公告)日：2012-04-19

申请号：US13235717

申请日：2011-09-19

申请人： Kyu-hee Han ,  Sang-hoon Ahn ,  Jang-hee Lee ,  Jong-min Baek ,  Kyoung-hee Kim ,  Byung-lyul Park ,  Byung-hee Kim

发明人： Kyu-hee Han ,  Sang-hoon Ahn ,  Jang-hee Lee ,  Jong-min Baek ,  Kyoung-hee Kim ,  Byung-lyul Park ,  Byung-hee Kim

IPC分类号： H01L21/50 ,  H01L21/768

CPC分类号： H01L23/481 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76898 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2924/00014 ,  H01L2224/05552

摘要： A method of forming through silicon vias (TSVs) includes forming a primary via hole in a semiconductor substrate, depositing low-k dielectric material in the primary via hole, forming a secondary via hole by etching the low-k dielectric in the primary via hole, in such a manner that a via insulating layer and an inter metal dielectric layer of the low-k dielectric layer are simultaneously formed. The via insulating layer is formed of the low-k dielectric material on sidewalls and a bottom surface of the substrate which delimit the primary via hole and the inter metal dielectric layer is formed on an upper surface of the substrate. Then a metal layer is formed on the substrate including in the secondary via hole, and the metal layer is selectively removed from an upper surface of the semiconductor substrate.

摘要翻译： 通过硅通孔（TSV）形成的方法包括在半导体衬底中形成初级通孔，在初级通孔中沉积低k介电材料，通过蚀刻主通孔中的低k电介质形成次级通孔 以同时形成低k电介质层的通孔绝缘层和金属间介电层的方式。 通孔绝缘层由侧壁上的低k电介质材料和限定初级通孔的衬底的底表面形成，并且金属介电层形成在衬底的上表面上。 然后在包括在二次通孔中的基板上形成金属层，并且从半导体基板的上表面选择性地去除金属层。