公开(公告)号：US20090189229A1

公开(公告)日：2009-07-30

申请号：US12315436

申请日：2008-12-03

申请人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

发明人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

IPC分类号： H01L21/283 ,  H01L23/532 ,  H01L29/78

CPC分类号： H01L21/28061 ,  H01L29/4933

摘要： Provided are semiconductor devices and methods of fabricating the same, and more specifically, semiconductor devices having a W—Ni alloy thin layer that has a low resistance, and methods of fabricating the same. The semiconductor devices include the W—Ni alloy thin layer. The weight of Ni in the W—Ni alloy thin layer may be in a range from approximately 0.01 to approximately 5.0 wt % of the total weight of the W—Ni alloy thin layer.

摘要翻译： 提供半导体器件及其制造方法，更具体地说，具有低电阻的W-Ni合金薄层的半导体器件及其制造方法。 半导体器件包括W-Ni合金薄层。 W-Ni合金薄层中的Ni的重量可以在W-Ni合金薄层的总重量的约0.01〜约5.0重量％的范围内。

公开(公告)号：US08466052B2

公开(公告)日：2013-06-18

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/28 ,  H01L21/3205 ,  H01L21/321 ,  H01L21/3213

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US07781849B2

公开(公告)日：2010-08-24

申请号：US12315436

申请日：2008-12-03

申请人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

发明人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L29/49

CPC分类号： H01L21/28061 ,  H01L29/4933

摘要： Provided are semiconductor devices and methods of fabricating the same, and more specifically, semiconductor devices having a W—Ni alloy thin layer that has a low resistance, and methods of fabricating the same. The semiconductor devices include the W—Ni alloy thin layer. The weight of Ni in the W—Ni alloy thin layer may be in a range from approximately 0.01 to approximately 5.0 wt % of the total weight of the W—Ni alloy thin layer.

摘要翻译： 提供半导体器件及其制造方法，更具体地说，具有低电阻的W-Ni合金薄层的半导体器件及其制造方法。 半导体器件包括W-Ni合金薄层。 W-Ni合金薄层中的Ni的重量可以在W-Ni合金薄层的总重量的约0.01〜约5.0重量％的范围内。

公开(公告)号：US20100210105A1

公开(公告)日：2010-08-19

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/768

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US20090101984A1

公开(公告)日：2009-04-23

申请号：US12003144

申请日：2007-12-20

申请人： Byung-hak Lee ,  Woong-hee Sohn ,  Jae-hwa Park ,  Gil-heyun Choi ,  Byung-hee Kim ,  Hee-sook Park

发明人： Byung-hak Lee ,  Woong-hee Sohn ,  Jae-hwa Park ,  Gil-heyun Choi ,  Byung-hee Kim ,  Hee-sook Park

IPC分类号： H01L29/78 ,  H01L27/092

CPC分类号： H01L21/823842 ,  H01L21/28052 ,  H01L21/28247

摘要： A semiconductor device may include a gate dielectric film on a semiconductor substrate and/or a gate electrode. The gate electrode may include a first metal film, a first metal silicide film, and/or a conductive polysilicon film sequentially stacked on the gate dielectric film.

摘要翻译： 半导体器件可以包括在半导体衬底和/或栅电极上的栅极电介质膜。 栅电极可以包括依次层叠在栅极电介质膜上的第一金属膜，第一金属硅化物膜和/或导电多晶硅膜。

公开(公告)号：US20080070405A1

公开(公告)日：2008-03-20

申请号：US11800996

申请日：2007-05-08

申请人： Jae-hwa Park ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Hee-sook Park

发明人： Jae-hwa Park ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Hee-sook Park

IPC分类号： H01L21/44

CPC分类号： H01L21/76843 ,  H01L21/76856

摘要： A method of forming a conductive plug for an integrated circuit device may include forming an insulating layer on an integrated circuit substrate with the insulating layer having a surface opposite the substrate and a recess therein. A titanium (Ti) layer may be formed on sidewalls of the recess and on the surface of the insulating layer opposite the substrate. After forming the titanium (Ti) layer, a reaction reducing layer may be formed on portions of the titanium layer on the surface of the insulating layer opposite the substrate by at least one of ionized physical vapour deposition (iPVD) and/or nitriding a portion of the titanium layer, and the reaction reducing layer may include a material other than titanium. After forming the reaction reducing layer, a TiN layer may be formed on the reaction reducing layer and on sidewalls of the recess in the insulating layer using metal organic chemical vapour deposition (MOCVD). After forming the TiN layer, a conductive plug may be formed on the TiN layer in the recess in the insulating layer.

摘要翻译： 形成用于集成电路器件的导电插塞的方法可以包括在集成电路衬底上形成绝缘层，绝缘层具有与衬底相对的表面和凹槽。 钛（Ti）层可以形成在凹槽的侧壁上，并且在绝缘层的与衬底相对的表面上。 在形成钛（Ti）层之后，可以通过离子物理气相沉积（iPVD）和/或氮化一部分中的至少一种，在绝缘层的与基板相对的表面上的钛层的部分上形成反应还原层 的钛层，反应还原层可以包括钛以外的材料。 在形成反应还原层之后，可以使用金属有机化学气相沉积（MOCVD）在反应还原层上和在绝缘层的凹槽的侧壁上形成TiN层。 在形成TiN层之后，可以在绝缘层的凹部中的TiN层上形成导电塞。

公开(公告)号：US20050158990A1

公开(公告)日：2005-07-21

申请号：US11033781

申请日：2005-01-12

申请人： Jae-hwa Park ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Hee-sook Park

发明人： Jae-hwa Park ,  Gil-heyun Choi ,  Jong-myeong Lee ,  Hee-sook Park

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/768 ,  H01L29/15

CPC分类号： H01L21/7684 ,  H01L21/28556 ,  H01L21/76846 ,  H01L21/76856

摘要： A method of forming a conductive plug for an integrated circuit device may include forming an insulating layer on an integrated circuit substrate with the insulating layer having a surface opposite the substrate and a recess therein. A titanium (Ti) layer may be formed on sidewalls of the recess and on the surface of the insulating layer opposite the substrate. After forming the titanium (Ti) layer, a reaction reducing layer may be formed on portions of the titanium layer on the surface of the insulating layer opposite the substrate by at least one of ionized physical vapour deposition (iPVD) and/or nitriding a portion of the titanium layer, and the reaction reducing layer may include a material other than titanium. After forming the reaction reducing layer, a TiN layer may be formed on the reaction reducing layer and on sidewalls of the recess in the insulating layer using metal organic chemical vapour deposition (MOCVD). After forming the TiN layer, a conductive plug may be formed on the TiN layer in the recess in the insulating layer.

摘要翻译： 形成用于集成电路器件的导电插塞的方法可以包括在集成电路衬底上形成绝缘层，绝缘层具有与衬底相对的表面和凹部。 钛（Ti）层可以形成在凹槽的侧壁上，并且在绝缘层的与衬底相对的表面上。 在形成钛（Ti）层之后，可以通过离子物理气相沉积（iPVD）和/或氮化一部分中的至少一种，在绝缘层的与基板相对的表面上的钛层的部分上形成反应还原层 的钛层，反应还原层可以包括钛以外的材料。 在形成反应还原层之后，可以使用金属有机化学气相沉积（MOCVD）在反应还原层上和在绝缘层的凹槽的侧壁上形成TiN层。 在形成TiN层之后，可以在绝缘层的凹部中的TiN层上形成导电塞。

公开(公告)号：US20070072418A1

公开(公告)日：2007-03-29

申请号：US11524298

申请日：2006-09-21

申请人： Jang-hee Lee ,  Jae-hwa Park ,  Hee-sook Park ,  Byung-hee Kim

发明人： Jang-hee Lee ,  Jae-hwa Park ,  Hee-sook Park ,  Byung-hee Kim

IPC分类号： H01L21/44

CPC分类号： H01L21/32053 ,  C23C16/42 ,  C23C16/4404 ,  H01L21/28061 ,  H01L29/517 ,  H01L29/6659

摘要： A method of forming a tungsten silicide layer and a related method of fabricating a semiconductor element. The method of forming the tungsten silicide layer includes forming a pre-coating layer within a CVD process chamber by injecting a tungsten source gas (A) and a silicon source gas (B) at a flow ratio (A/B) of 1/50 or less, and thereafter loading a semiconductor substrate into the CVD process chamber in which the precoating layer is formed, and injecting additional tungsten source gas and silicon source gas to form the tungsten silicide layer on the semiconductor substrate.

摘要翻译： 一种形成硅化钨层的方法和制造半导体元件的相关方法。 形成硅化钨层的方法包括通过以1/50的流量比（A / B）注入钨源气体（A）和硅源气体（B），在CVD处理室内形成预涂层 以下，然后将半导体衬底装载到其中形成预涂层的CVD处理室中，并且在半导体衬底上注入另外的钨源气体和硅源气体以形成硅化钨层。

公开(公告)号：US20070105397A1

公开(公告)日：2007-05-10

申请号：US11593598

申请日：2006-11-07

申请人： Jae-hwa Park ,  Woong-hee Sohn ,  Byung-hak Lee ,  Byung-hee Kim ,  Hee-seok Park

发明人： Jae-hwa Park ,  Woong-hee Sohn ,  Byung-hak Lee ,  Byung-hee Kim ,  Hee-seok Park

IPC分类号： H01L21/31

CPC分类号： B01J19/129 ,  B01J2219/0894 ,  H01L21/28185

摘要： Embodiments of the invention provide a method for removing hydrogen gas from a chamber and a method for performing a semiconductor device fabrication sub-process and removing hydrogen gas from a chamber. The method for removing hydrogen gas from a chamber comprises removing a substrate from a chamber, wherein residual hydrogen gas is disposed in the chamber, injecting oxygen gas or ozone gas into the chamber, producing plasma in the chamber, and removing OH radicals from the chamber.

摘要翻译： 本发明的实施例提供了从室中除去氢气的方法以及用于执行半导体器件制造子过程并从室除去氢气的方法。 从室中除去氢气的方法包括从室中除去衬底，其中残留氢气设置在室中，将氧气或臭氧气体注入室中，在室中产生等离子体，并从室中除去OH自由基 。

公开(公告)号：US20140070426A1

公开(公告)日：2014-03-13

申请号：US13926616

申请日：2013-06-25

申请人： Jae-hwa Park ,  Kwang-jin Moon ,  Byung-Iyul Park

发明人： Jae-hwa Park ,  Kwang-jin Moon ,  Byung-Iyul Park

IPC分类号： H01L23/48 ,  H01L21/48

CPC分类号： H01L23/481 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/49827 ,  H01L23/53238 ,  H01L23/552 ,  H01L25/0657 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/11009 ,  H01L2224/13 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

摘要： Integrated circuit devices are provided. The integrated circuit devices may include a via structure including a conductive plug, a conductive barrier layer spaced apart from the conductive plug, and an insulating layer between the conductive plug and conductive barrier layer. Related methods of forming integrated circuit devices are also provided.

摘要翻译： 提供集成电路设备。 集成电路器件可以包括通孔结构，其包括导电插塞，与导电插塞间隔开的导电阻挡层，以及在导电插塞和导电阻挡层之间的绝缘层。 还提供了形成集成电路器件的相关方法。