公开(公告)号：US20130161638A1

公开(公告)日：2013-06-27

申请号：US13354768

申请日：2012-01-20

申请人： Fu-Wei YAO ,  Chun-Wei HSU ,  Chen-Ju YU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG ,  King-Yuen WONG

发明人： Fu-Wei YAO ,  Chun-Wei HSU ,  Chen-Ju YU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG ,  King-Yuen WONG

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/402 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A HEMT includes a silicon substrate, an unintentionally doped gallium nitride (UID GaN) layer over the silicon substrate, a donor-supply layer over the UID GaN layer, a gate structure, a drain, and a source over the donor-supply layer, and a passivation material layer having one or more buried portions contacting or almost contacting the UID GaN layer. A carrier channel layer at the interface of the donor-supply layer and the UID GaN layer has patches of non-conduction in a drift region between the gate and the drain. A method for making the HEMT is also provided.

摘要翻译： HEMT包括硅衬底，硅衬底上的无意掺杂的氮化镓（UID GaN）层，在UID GaN层上的施主供体层，在供体层上的栅极结构，漏极和源极， 以及具有与UID GaN层接触或几乎接触的一个或多个掩埋部分的钝化材料层。 在施主供体层和UID GaN层的界面处的载流子通道层在栅极和漏极之间的漂移区域中具有非导通的斑块。 还提供了制造HEMT的方法。

公开(公告)号：US20130105808A1

公开(公告)日：2013-05-02

申请号：US13297525

申请日：2011-11-16

申请人： King-Yuen WONG ,  Chen-Ju YU ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Chih-Wen HSIUNG ,  Fu-Chih YANG

发明人： King-Yuen WONG ,  Chen-Ju YU ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Chih-Wen HSIUNG ,  Fu-Chih YANG

IPC分类号： H01L29/20 ,  H01L21/335 ,  H01L29/778

CPC分类号： H01L29/7786 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. A gate dielectric layer is disposed over the second III-V compound layer. The gate dielectric layer has a fluorine segment on the fluorine region and under at least a portion of the gate electrode.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 栅介质层设置在第二III-V化合物层上。 栅极电介质层在氟区域上具有氟链段，并且在栅电极的至少一部分下方具有氟链段。

公开(公告)号：US20130221364A1

公开(公告)日：2013-08-29

申请号：US13403686

申请日：2012-02-23

申请人： Chen-Ju YU ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG

发明人： Chen-Ju YU ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/20

CPC分类号： H01L29/7787 ,  H01L29/0619 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66462 ,  H01L29/7786

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. Two slanted field plates are disposed on the two side walls of the combined opening of the opening in a protection layer and the opening in a dielectric cap layer disposed on the second III-V compound layer.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 两个倾斜的场板设置在保护层中的开口的组合开口的两个侧壁上，并且设置在设置在第二III-V化合物层上的电介质盖层中的开口。

公开(公告)号：US20130140578A1

公开(公告)日：2013-06-06

申请号：US13309048

申请日：2011-12-01

申请人： Chen-Ju YU ,  Chih-Wen HSIUNG ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG

发明人： Chen-Ju YU ,  Chih-Wen HSIUNG ,  Fu-Wei YAO ,  Chun-Wei HSU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG

IPC分类号： H01L29/778 ,  H01L29/201

CPC分类号： H01L29/0661 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/30621 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786 ,  H01L29/7787

摘要： A circuit structure includes a substrate, an unintentionally doped gallium nitride (UID GaN) layer over the substrate, a donor-supply layer over the UID GaN layer, a gate structure, a drain, and a source over the donor-supply layer. A number of islands are over the donor-supply layer between the gate structure and the drain. The gate structure disposed between the drain and the source. The gate structure is adjoins at least a portion of one of the islands and/or partially disposed over at least a portion of at least one of the islands.

摘要翻译： 电路结构包括衬底，衬底上的无意掺杂的氮化镓（UID GaN）层，UID GaN层上的施主供体层，在供体层上的栅极结构，漏极和源极。 栅极结构和漏极之间的供体层上方有许多岛。 栅极结构设置在漏极和源极之间。 栅极结构邻接岛中的一个岛的至少一部分和/或部分地设置在岛中的至少一个岛的至少一部分上。

公开(公告)号：US20130087804A1

公开(公告)日：2013-04-11

申请号：US13270502

申请日：2011-10-11

申请人： Fu-Wei YAO ,  Chun-Wei HSU ,  Chen-Ju YU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG

发明人： Fu-Wei YAO ,  Chun-Wei HSU ,  Chen-Ju YU ,  Jiun-Lei Jerry YU ,  Fu-Chih YANG ,  Chih-Wen HSIUNG

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/205

CPC分类号： H01L21/0262 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A carrier channel depleting layer is disposed on the second III-V compound layer. The carrier channel depleting layer is deposited using plasma and a portion of the carrier channel depleting layer is under at least a portion of the gate electrode.

摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 载体通道耗尽层设置在第二III-V化合物层上。 使用等离子体沉积载流子通道耗尽层，并且载流子通道耗尽层的一部分位于栅电极的至少一部分之下。

公开(公告)号：US20080185575A1

公开(公告)日：2008-08-07

申请号：US12062113

申请日：2008-04-03

申请人： Chih-Wen HSIUNG

发明人： Chih-Wen HSIUNG

IPC分类号： H01L47/00 ,  H01L21/3105 ,  H01L21/44

CPC分类号： G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675

摘要： A manufacture method of a multilevel phase-change memory and operating method thereof are provided. The method includes providing a substrate, forming a bottom electrode on the substrate, forming a first heating layer on top of the bottom electrode, forming a second heating layer on top of the first heating layer, forming a first phase-change layer and a second phase-change layer respectively on the first heating layer and the second heating layer, and forming a first top electrode and a second electrode respectively on the first phase-change layer and the second phase-change layer. Hence, the bottom electrode, the first heating layer and the first phase-change layer constitute an electrical current path, the bottom electrode, the first heating layer, the second heating layer and the second phase-change layer constitute another electrical current path, and the resistances of the two electrical current path are different, thereby increasing the memory density.

摘要翻译： 提供了一种多电平相变存储器的制造方法及其操作方法。 该方法包括提供衬底，在衬底上形成底部电极，在底部电极的顶部上形成第一加热层，在第一加热层顶部形成第二加热层，形成第一相变层和第二加热层 相变层分别在第一加热层和第二加热层上，分别在第一相变层和第二相变层上形成第一上电极和第二电极。 因此，底电极，第一加热层和第一相变层构成电流路径，底电极，第一加热层，第二加热层和第二相变层构成另一电流路径， 两个电流路径的电阻不同，从而增加了存储器密度。