利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

48 条记录 (耗时 0.022 秒)

    Memory interface
    4.
    发明授权
    Memory interface 有权
    内存界面

    公开(公告)号：US09411757B2

    公开(公告)日：2016-08-09

    申请号：US14005196

    申请日：2011-03-14

    申请人： Aniruddha Nagendran Udipi ,  Naveen Muralimanohar ,  Norman Paul Jouppi ,  Rajeev Balasubramonian ,  Alan Lynn Davis

    发明人： Aniruddha Nagendran Udipi ,  Naveen Muralimanohar ,  Norman Paul Jouppi ,  Rajeev Balasubramonian ,  Alan Lynn Davis

    IPC分类号： G06F13/16 ,  G06F13/362 ,  G06F13/38

    CPC分类号： G06F13/3625 ,  G06F13/1605 ,  G06F13/1689

    摘要： The present disclosure provides a method for processing memory access operations. The method includes determining a fixed response time based at least in part, on a total memory latency of a memory module. The method also includes identifying an available time slot for receiving return data from the memory module over a data bus, wherein the time difference between a current clock cycle and the available time slot is greater than or equal to the fixed response time. The method also includes creating a first slot reservation by reserving the available time slot. The method also includes issuing as read request to the memory module over the data bus, wherein the read request is issued at a clock cycle determined by subtracting the fixed response time from a time of the first slot reservation.

    摘要翻译： 本公开提供了一种用于处理存储器存取操作的方法。 该方法包括至少部分地基于存储器模块的总存储器延迟来确定固定响应时间。 该方法还包括通过数据总线识别从存储器模块接收返回数据的可用时隙，其中当前时钟周期与可用时隙之间的时间差大于或等于固定响应时间。 该方法还包括通过预留可用时隙来创建第一时隙预留。 该方法还包括通过数据总线向存储器模块发出读取请求，其中读取请求以从第一时隙预留时间减去固定响应时间确定的时钟周期发出。

    MEMORY INTERFACE
    5.
    发明申请
    MEMORY INTERFACE 有权
    记忆界面

    公开(公告)号：US20140040518A1

    公开(公告)日：2014-02-06

    申请号：US14005196

    申请日：2011-03-14

    申请人： Aniruddha Nagendran Udipi ,  Naveen Muralimanohar ,  Norman Paul Jouppi ,  Rajeev Balasubramonian ,  Alan Lynn Davis

    发明人： Aniruddha Nagendran Udipi ,  Naveen Muralimanohar ,  Norman Paul Jouppi ,  Rajeev Balasubramonian ,  Alan Lynn Davis

    IPC分类号： G06F13/362

    CPC分类号： G06F13/3625 ,  G06F13/1605 ,  G06F13/1689

    摘要： The present disclosure provides a method for processing memory access operations. The method includes determining a fixed response time based at least in part, on a total memory latency of a memory module. The method also includes identifying an available time slot for receiving return data from the memory module over a data bus, wherein the time difference between a current clock cycle and the available time slot is greater than or equal to the fixed response time. The method also includes creating a first slot reservation by reserving the available time slot. The method also includes issuing as read request to the memory module over the data bus, wherein the read request is issued at a clock cycle determined by subtracting the fixed response time from a time of the first slot reservation.

    摘要翻译： 本公开提供了一种用于处理存储器存取操作的方法。 该方法包括至少部分地基于存储器模块的总存储器延迟来确定固定响应时间。 该方法还包括通过数据总线识别从存储器模块接收返回数据的可用时隙，其中当前时钟周期与可用时隙之间的时间差大于或等于固定响应时间。 该方法还包括通过预留可用时隙来创建第一时隙预留。 该方法还包括通过数据总线向存储器模块发出读取请求，其中读取请求以从第一时隙预留时间减去固定响应时间确定的时钟周期发出。

    ROW SHIFTING SHIFTABLE MEMORY
    8.
    发明申请
    ROW SHIFTING SHIFTABLE MEMORY 审中-公开
    滚动移位存储器

    公开(公告)号：US20140247673A1

    公开(公告)日：2014-09-04

    申请号：US14349401

    申请日：2011-10-28

    申请人： Naveen Muralimanohar ,  Hans Boehm

    发明人： Naveen Muralimanohar ,  Hans Boehm

    IPC分类号： G11C11/4094 ,  G11C11/419

    CPC分类号： G11C11/4094 ,  G11C7/1006 ,  G11C11/408 ,  G11C11/418 ,  G11C11/419 ,  G11C19/188 ,  G11C19/287

    摘要： A shiftable memory employs row shifting to shift data along a row. The shiftable memory includes memory cells arranged as a plurality of rows and a plurality of columns. The shiftable memory further includes shift logic to shift data from an output of a first column to an input of a second column. The shifted data is provided by a memory cell of the first column in a selected row. The shifted data is received and stored by a memory cell in the selected row of the second column. The shift logic facilitates shifting data along the selected row.

    摘要翻译： 可移位存储器使用行移位来沿着一行移位数据。 可移位存储器包括布置成多行和多列的存储单元。 可移位存储器还包括移位逻辑以将数据从第一列的输出移位到第二列的输入。 移位的数据由选定行中的第一列的存储单元提供。 移位的数据由第二列的所选行中的存储单元接收和存储。 移位逻辑有助于沿所选择的行移动数据。

    Methods and apparatus to perform error detection and correction
    9.
    发明授权
    Methods and apparatus to perform error detection and correction 有权
    执行错误检测和校正的方法和装置

    公开(公告)号：US08788904B2

    公开(公告)日：2014-07-22

    申请号：US13285742

    申请日：2011-10-31

    申请人： Sheng Li ,  Norman Paul Jouppi ,  Naveen Muralimanohar

    发明人： Sheng Li ,  Norman Paul Jouppi ,  Naveen Muralimanohar

    IPC分类号： H03M13/00

    CPC分类号： G06F11/1064

    摘要： Example methods, apparatus, and articles of manufacture to perform error detection and correction are disclosed. A disclosed example method involves enabling a memory controller to operate in one of a tagged memory mode or a non-tagged memory mode. In addition, when the tagged memory mode is enabled in the memory controller, a five-error-correction-six-error-detection per-burst mode is selected to perform error correction on data. When the non-tagged memory mode is enabled in the memory controller, one of a six-error-correction-seven-error-detection per-burst mode or a single-error-correction-dual-error-detection per-transfer mode is selected based on a pattern of error types in the data.

    摘要翻译： 公开了用于执行错误检测和校正的示例性方法，装置和制造。 所公开的示例性方法涉及使存储器控制器能够以标记存储器模式或非标记存储器模式之一进行操作。 另外，当在存储器控制器中启用标记存储器模式时，选择五错误校正六错误检测每脉冲串模式以对数据执行纠错。 当在存储器控制器中启用非标记存储器模式时，每个突发模式的六错误校正七错误检测或单错误校正双错误检测每传输模式之一是 根据数据中的错误类型的模式进行选择。

    Remapping data with pointer
    10.
    发明申请
    Remapping data with pointer 有权
    用指针重新映射数据

    公开(公告)号：US20120278651A1

    公开(公告)日：2012-11-01

    申请号：US13066976

    申请日：2011-04-28

    申请人： Naveen Muralimanohar ,  Doe Hyun Yoon ,  Jichuan Chang ,  Parthasarathy Ranganathan ,  Norman Paul Jouppi

    发明人： Naveen Muralimanohar ,  Doe Hyun Yoon ,  Jichuan Chang ,  Parthasarathy Ranganathan ,  Norman Paul Jouppi

    IPC分类号： G06F11/20

    CPC分类号： G06F11/20 ,  G11C29/76

    摘要： Embodiments herein relate to a method for remapping data. In an embodiment, it is determined if a first memory block is faulty. A pointer is stored to the first memory block and a pointer flag of the first memory block is set when the first memory block is faulty. Data previously stored at the first memory block is written to a second memory block, where the pointer points to a location of the second memory block.

    摘要翻译： 本文的实施例涉及用于重新映射数据的方法。 在一个实施例中，确定第一存储器块是否有故障。 指针被存储到第一存储器块，并且当第一存储器块发生故障时，设置第一存储器块的指针标志。 先前存储在第一存储器块的数据被写入第二存储器块，其中指针指向第二存储器块的位置。