公开(公告)号：US20140258760A1

公开(公告)日：2014-09-11

申请号：US13793037

申请日：2013-03-11

申请人： Ryan D. Wells ,  Itai Feit ,  Doron Rajwan ,  Nadav Shulman ,  Zeev Offen ,  Inder M. Sodhi

发明人： Ryan D. Wells ,  Itai Feit ,  Doron Rajwan ,  Nadav Shulman ,  Zeev Offen ,  Inder M. Sodhi

IPC分类号： G06F1/26

CPC分类号： G06F1/28 ,  G06F1/266 ,  G06F1/3206 ,  G06F1/324 ,  Y02D10/126

摘要： In an embodiment, a processor includes a core domain with a plurality of cores and a power controller having a first logic to receive a first request to increase an operating voltage of a first core of the core domain to a second voltage, to instruct a voltage regulator to increase the operating voltage to an interim voltage, and to thereafter instruct the voltage regulator to increase the operating voltage to the second voltage. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括具有多个核心的核心域和具有第一逻辑的功率控制器，该第一逻辑接收第一请求以将核心域的第一核心的工作电压增加到第二电压，以指示电压 调节器将工作电压增加到临时电压，然后指示电压调节器将工作电压增加到第二电压。 描述和要求保护其他实施例。

公开(公告)号：US20130173902A1

公开(公告)日：2013-07-04

申请号：US13342023

申请日：2011-12-31

申请人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

发明人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

IPC分类号： G06F1/26 ,  G06F9/00

CPC分类号： G06F1/3296 ,  G06F1/3243 ,  G06F1/3287 ,  G06F8/52 ,  G06F9/3017 ,  G06F9/3877 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： I/O logic can be separated into critical and non-critical portions, with the non-critical portions being powered down during processor idle. The I/O logic is separated into gate logic and ungated logic, where the ungated logic continues to be powered during a processor deep sleep state, and the gated logic is powered off during the deep sleep state. A power control unit can trigger the shutting down of the I/O logic.

摘要翻译： I / O逻辑可以分为关键部分和非关键部分，非关键部分在处理器空闲期间关闭。 I / O逻辑分为门逻辑和非门逻辑，其中非门逻辑在处理器深度睡眠状态期间继续供电，并且门控逻辑在深度睡眠状态期间断电。 电源控制单元可以触发I / O逻辑的关闭。

公开(公告)号：US08954771B2

公开(公告)日：2015-02-10

申请号：US13342023

申请日：2011-12-31

申请人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

发明人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3296 ,  G06F1/3243 ,  G06F1/3287 ,  G06F8/52 ,  G06F9/3017 ,  G06F9/3877 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： I/O logic can be separated into critical and non-critical portions, with the non-critical portions being powered down during processor idle. The I/O logic is separated into gate logic and ungated logic, where the ungated logic continues to be powered during a processor deep sleep state, and the gated logic is powered off during the deep sleep state. A power control unit can trigger the shutting down of the I/O logic.

摘要翻译： I / O逻辑可以分为关键部分和非关键部分，非关键部分在处理器空闲期间关闭。 I / O逻辑分为门逻辑和非门逻辑，其中非门逻辑在处理器深度睡眠状态期间继续供电，并且门控逻辑在深度睡眠状态期间断电。 电源控制单元可以触发I / O逻辑的关闭。

公开(公告)号：US09400545B2

公开(公告)日：2016-07-26

申请号：US13335738

申请日：2011-12-22

申请人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

发明人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F3/0625 ,  G06F1/3206 ,  G06F1/3278 ,  G06F1/3287 ,  G06F3/0634 ,  G06F3/0673 ,  Y02D10/157 ,  Y02D10/171

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enabling autonomous hardware-based deep power down of devices are described. In one embodiment, a system includes a device, a static memory, and a power control unit coupled with the device and the static memory. The system further includes a deep power down logic of the power control unit to monitor a status of the device, and to transfer the device to a deep power down state when the device is idle. In the system, the device consumes less power when in the deep power down state than in the idle state.

摘要翻译： 描述了能量效率和能量节约的系统，装置和方法的实施例，包括实现设备的自主的基于硬件的深度断电。 在一个实施例中，系统包括与设备和静态存储器耦合的设备，静态存储器和功率控制单元。 该系统还包括功率控制单元的深度掉电逻辑，用于监视设备的状态，并且当设备空闲时将设备传送到深度断电状态。 在系统中，当处于深功率关闭状态时，器件消耗的功率小于空闲状态。

公开(公告)号：US20120179927A1

公开(公告)日：2012-07-12

申请号：US13335738

申请日：2011-12-22

申请人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

发明人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F3/0625 ,  G06F1/3206 ,  G06F1/3278 ,  G06F1/3287 ,  G06F3/0634 ,  G06F3/0673 ,  Y02D10/157 ,  Y02D10/171

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enabling autonomous hardware-based deep power down of devices are described. In one embodiment, a system includes a device, a static memory, and a power control unit coupled with the device and the static memory. The system further includes a deep power down logic of the power control unit to monitor a status of the device, and to transfer the device to a deep power down state when the device is idle. In the system, the device consumes less power when in the deep power down state than in the idle state.

摘要翻译： 描述了能量效率和能量节约的系统，装置和方法的实施例，包括实现设备的自主的基于硬件的深度断电。 在一个实施例中，系统包括与设备和静态存储器耦合的设备，静态存储器和功率控制单元。 该系统还包括功率控制单元的深度掉电逻辑，用于监视设备的状态，并且当设备空闲时将设备传送到深度断电状态。 在系统中，当处于深功率关闭状态时，器件消耗的功率小于空闲状态。

公开(公告)号：US08832478B2

公开(公告)日：2014-09-09

申请号：US13282896

申请日：2011-10-27

申请人： Avinash N. Ananthakrishnan ,  Inder M. Sodhi ,  Efraim Rotem ,  Doron Rajwan ,  Eliezer Wiessman ,  Ryan Wells

发明人： Avinash N. Ananthakrishnan ,  Inder M. Sodhi ,  Efraim Rotem ,  Doron Rajwan ,  Eliezer Wiessman ,  Ryan Wells

IPC分类号： G06F1/32

CPC分类号： G06F1/324 ,  G06F1/3203 ,  G06F1/3293 ,  G06F1/3296 ,  G06F13/4068 ,  G06F13/4282 ,  G11C7/22 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/151

摘要： In one embodiment, the present invention includes a processor having multiple domains including at least a core domain and a non-core domain that is transparent to an operating system (OS). The non-core domain can be controlled by a driver. In turn, the processor further includes a memory interconnect to interconnect the core domain and the non-core domain to a memory coupled to the processor. Still further, a power controller, which may be within the processor, can control a frequency of the memory interconnect based on memory boundedness of a workload being executed on the non-core domain. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有多个域的处理器，至少包括对于操作系统（OS）是透明的核心域和非核心域。 非核心域可以由驱动程序控制。 反过来，处理器还包括将核心域和非核心域互连到耦合到处理器的存储器的存储器互连。 此外，可以在处理器内的功率控制器可以基于在非核域上执行的工作负载的存储器有界性来控制存储器互连的频率。 描述和要求保护其他实施例。

公开(公告)号：US09250901B2

公开(公告)日：2016-02-02

申请号：US13795338

申请日：2013-03-12

申请人： Inder M. Sodhi ,  Marc Torrant ,  Zeev Offen ,  Michael Mishaeli ,  Ashish V. Choubal ,  Jason W. Brandt

发明人： Inder M. Sodhi ,  Marc Torrant ,  Zeev Offen ,  Michael Mishaeli ,  Ashish V. Choubal ,  Jason W. Brandt

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F1/32 ,  G06F9/46

CPC分类号： G06F9/30123 ,  G06F1/32 ,  G06F1/3243 ,  G06F1/3287 ,  G06F9/3836 ,  G06F9/461 ,  Y02D10/152 ,  Y02D10/171

摘要： Remapping technologies for execution context swap between heterogeneous functional hardware units are described. A computing system includes multiple registers configured to store remote contexts of functional units. A mapping table maps the remote context to the functional units. An execution unit is configured to execute a remapping tool that intercepts an operation to access a remote context of a first functional unit of the plurality of functional units that is taken offline. The remapping tool determines that the first functional unit is remapped to a second functional unit using the mapping table. The operation is performed to access the remote context that is remapped to the second functional unit. The first functional unit and the second functional unit may be heterogeneous functional units.

摘要翻译： 描述用于异构功能硬件单元之间执行上下文交换的重新映射技术。 计算系统包括配置成存储功能单元的远程上下文的多个寄存器。 映射表将远程上下文映射到功能单元。 执行单元被配置为执行重新映射工具，该重新映射工具拦截用于访问脱机的多个功能单元中的第一功能单元的远程上下文的操作。 重新映射工具确定使用映射表将第一功能单元重新映射到第二功能单元。 执行操作以访问被重新映射到第二功能单元的远程上下文。 第一功能单元和第二功能单元可以是异构功能单元。

公开(公告)号：US20130111120A1

公开(公告)日：2013-05-02

申请号：US13282896

申请日：2011-10-27

申请人： Avinash N. Ananthakrishnan ,  Inder M. Sodhi ,  Efraim Rotem ,  Doron Rajwan ,  Eliezer Wiessman ,  Ryan Wells

发明人： Avinash N. Ananthakrishnan ,  Inder M. Sodhi ,  Efraim Rotem ,  Doron Rajwan ,  Eliezer Wiessman ,  Ryan Wells

IPC分类号： G06F12/08 ,  G06F12/02 ,  G06F9/54

CPC分类号： G06F1/324 ,  G06F1/3203 ,  G06F1/3293 ,  G06F1/3296 ,  G06F13/4068 ,  G06F13/4282 ,  G11C7/22 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/151

摘要： In one embodiment, the present invention includes a processor having multiple domains including at least a core domain and a non-core domain that is transparent to an operating system (OS). The non-core domain can be controlled by a driver. In turn, the processor further includes a memory interconnect to interconnect the core domain and the non-core domain to a memory coupled to the processor. Still further, a power controller, which may be within the processor, can control a frequency of the memory interconnect based on memory boundedness of a workload being executed on the non-core domain. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有多个域的处理器，至少包括对于操作系统（OS）是透明的核心域和非核心域。 非核心域可以由驱动程序控制。 反过来，处理器还包括将核心域和非核心域互连到耦合到处理器的存储器的存储器互连。 此外，可以在处理器内的功率控制器可以基于在非核域上执行的工作负载的存储器有界性来控制存储器互连的频率。 描述和要求保护其他实施例。

公开(公告)号：US20150178091A1

公开(公告)日：2015-06-25

申请号：US14139798

申请日：2013-12-23

申请人： Zeev Offen ,  Inder M. Sodhi

发明人： Zeev Offen ,  Inder M. Sodhi

IPC分类号： G06F9/38 ,  G06F1/32

CPC分类号： G06F9/3861 ,  G06F1/3287 ,  Y02D10/171

摘要： Processor context save latency is reduced by only restoring context registers with saved state that differs from the reset value of registers. A system agent monitors access to the design blocks and sets a dirty bit to indicate which design block has registers that have changed since the last context save. During a context save operation, the system agent bypasses design blocks that have not had context changes since the latest context save operation. During a context restore operation the system agent does not restore the context registers with saved context values that are equal to the reset value of the context register.

摘要翻译： 处理器上下文保存延迟仅通过恢复具有与寄存器的复位值不同的保存状态的上下文寄存器来减少。 系统代理监视对设计块的访问，并设置脏位，以指示哪个设计块具有自上一个上下文保存以来已更改的寄存器。 在上下文保存操作期间，系统代理绕过自最新上下文保存操作以来没有上下文更改的设计块。 在上下文恢复操作期间，系统代理不使用等于上下文寄存器的复位值的保存的上下文值来还原上下文寄存器。

公开(公告)号：US20140281380A1

公开(公告)日：2014-09-18

申请号：US13795338

申请日：2013-03-12

申请人： Inder M. Sodhi ,  Marc Torrant ,  Zeev Offen ,  Michael Mishaeli ,  Ashish V. Choubal ,  Jason W. Brandt

发明人： Inder M. Sodhi ,  Marc Torrant ,  Zeev Offen ,  Michael Mishaeli ,  Ashish V. Choubal ,  Jason W. Brandt

IPC分类号： G06F15/76

CPC分类号： G06F9/30123 ,  G06F1/32 ,  G06F1/3243 ,  G06F1/3287 ,  G06F9/3836 ,  G06F9/461 ,  Y02D10/152 ,  Y02D10/171

摘要： Remapping technologies for execution context swap between heterogeneous functional hardware units are described. A computing system includes multiple registers configured to store remote contexts of functional units. A mapping table maps the remote context to the functional units. An execution unit is configured to execute a remapping tool that intercepts an operation to access a remote context of a first functional unit of the plurality of functional units that is taken offline. The remapping tool determines that the first functional unit is remapped to a second functional unit using the mapping table. The operation is performed to access the remote context that is remapped to the second functional unit. The first functional unit and the second functional unit may be heterogeneous functional units.

摘要翻译： 描述用于异构功能硬件单元之间执行上下文交换的重新映射技术。 计算系统包括配置成存储功能单元的远程上下文的多个寄存器。 映射表将远程上下文映射到功能单元。 执行单元被配置为执行重新映射工具，该重新映射工具拦截用于访问脱机的多个功能单元中的第一功能单元的远程上下文的操作。 重新映射工具确定使用映射表将第一功能单元重新映射到第二功能单元。 执行操作以访问被重新映射到第二功能单元的远程上下文。 第一功能单元和第二功能单元可以是异构功能单元。