公开(公告)号：US20130337652A1

公开(公告)日：2013-12-19

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US07557039B2

公开(公告)日：2009-07-07

申请号：US11479242

申请日：2006-06-29

申请人： Sang-Oh Lee ,  Sung-Kwon Lee

发明人： Sang-Oh Lee ,  Sung-Kwon Lee

IPC分类号： H01L21/44

CPC分类号： H01L21/76804 ,  H01L27/10888

摘要： A method for forming a contact hole of a semiconductor device includes: forming a lower pattern over a substrate; forming a spin-on-glass (SOG) layer over the lower pattern; performing a first curing process on the SOG layer; forming an opening exposing a portion of the SOG layer; performing a second curing process on the SOG layer corresponding to a lower portion of the opening; and forming a contact hole exposing the lower pattern.

摘要翻译： 用于形成半导体器件的接触孔的方法包括：在衬底上形成下部图案; 在下图案上形成旋涂玻璃（SOG）层; 在SOG层上进行第一固化过程; 形成露出SOG层的一部分的开口; 在对应于开口的下部的SOG层上进行第二固化过程; 以及形成暴露下部图案的接触孔。

公开(公告)号：US08785328B2

公开(公告)日：2014-07-22

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US08012881B1

公开(公告)日：2011-09-06

申请号：US12854381

申请日：2010-08-11

申请人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

发明人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

IPC分类号： H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/32139

摘要： A method for forming contact holes in a semiconductor device includes forming a hard mask layer over an etch target layer, forming a first line pattern in the hard mask layer by etching a portion of the hard mask layer through a primary etch process, forming a second line pattern crossing the first line pattern by etching the hard mask layer including the first line pattern through a secondary etch process, and etching the etch target layer by using the hard mask layer including the first line pattern and the second line pattern as an etch barrier.

摘要翻译： 一种用于在半导体器件中形成接触孔的方法包括在蚀刻目标层上形成硬掩模层，通过初步蚀刻工艺蚀刻硬掩模层的一部分，在硬掩模层中形成第一线图案，形成第二线 通过二次蚀刻工艺蚀刻包括第一线图案的硬掩模层，并且通过使用包括第一线图案和第二线图案的硬掩模层作为蚀刻阻挡层蚀刻蚀刻目标层，从而跨越第一线图案的线图案 。

公开(公告)号：US20070148942A1

公开(公告)日：2007-06-28

申请号：US11479242

申请日：2006-06-29

申请人： Sang-Oh Lee ,  Sung-Kwon Lee

发明人： Sang-Oh Lee ,  Sung-Kwon Lee

IPC分类号： H01L21/44

CPC分类号： H01L21/76804 ,  H01L27/10888

摘要： A method for forming a contact hole of a semiconductor device includes: forming a lower pattern over a substrate; forming a spin-on-glass (SOG) layer over the lower pattern; performing a first curing process on the SOG layer; forming an opening exposing a portion of the SOG layer; performing a second curing process on the SOG layer corresponding to a lower portion of the opening; and forming a contact hole exposing the lower pattern.

摘要翻译： 用于形成半导体器件的接触孔的方法包括：在衬底上形成下部图案; 在下图案上形成旋涂玻璃（SOG）层; 在SOG层上进行第一固化过程; 形成露出SOG层的一部分的开口; 在对应于开口的下部的SOG层上进行第二固化过程; 以及形成暴露下部图案的接触孔。

公开(公告)号：US08552774B2

公开(公告)日：2013-10-08

申请号：US13208456

申请日：2011-08-12

申请人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

发明人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

IPC分类号： H03L7/06

CPC分类号： H03L7/0896 ,  H03L7/18

摘要： In one embodiment of the invention, a method for a charge pump is disclosed. The method includes biasing a plurality of transistors; switching a pair of main transistor switches to apply or remove a net charge on an output terminal though the biased transistors; and turning on auxiliary transistor switches when the main transistor switches are turned off. The auxiliary transistor switches when turned on provide an auxiliary equalizing path to nodes between the main transistor switches and the biased transistors. The auxiliary equalizing path equalizes voltages between the intermediate nodes to rapidly turn off the biased transistors and reduce noise on the output terminal of the charge pump.

摘要翻译： 在本发明的一个实施例中，公开了一种用于电荷泵的方法。 该方法包括偏置多个晶体管; 切换一对主晶体管开关以通过偏置晶体管施加或去除输出端子上的净电荷; 并且当主晶体管开关断开时，接通辅助晶体管开关。 辅助晶体管开关导通时，为主晶体管开关和偏置晶体管之间的节点提供辅助均衡通路。 辅助均衡路径均衡中间节点之间的电压，以快速关闭偏置晶体管，并降低电荷泵输出端子上的噪声。

公开(公告)号：US08187952B2

公开(公告)日：2012-05-29

申请号：US12647016

申请日：2009-12-24

申请人： Uk Kim ,  Sang-Oh Lee

发明人： Uk Kim ,  Sang-Oh Lee

IPC分类号： H01L21/76

CPC分类号： H01L29/66666 ,  H01L21/26586 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/41741 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device includes etching a semiconductor substrate using a hard mask layer as a barrier to form a trench defining a plurality of active regions, forming a gap-fill layer to gap-fill a portion of the inside of the trench so that the hard mask layer becomes a protrusion, forming spacers covering both sides of the protrusion, removing one of the spacers using a doped etch barrier as an etch barrier, and etching the gap-fill layer using a remaining spacer as an etch barrier to form a side trench exposing one side of the active region.

摘要翻译： 一种用于制造半导体器件的方法包括使用硬掩模层作为屏障蚀刻半导体衬底以形成限定多个有源区的沟槽，形成间隙填充层以间隙填充沟槽内部的一部分，从而 硬掩模层变成突起，形成覆盖突起的两侧的间隔物，使用掺杂的蚀刻阻挡层去除一个间隔物作为蚀刻阻挡层，并且使用剩余的间隔物作为蚀刻阻挡层来蚀刻间隙填充层以形成 侧面沟槽暴露有源区域的一侧。

公开(公告)号：US08018269B2

公开(公告)日：2011-09-13

申请号：US11953575

申请日：2007-12-10

申请人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

发明人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

IPC分类号： G05F1/10

CPC分类号： H03L7/0896 ,  H03L7/18

摘要： In one embodiment of the invention, a method for a charge pump is disclosed. The method includes biasing a plurality of transistors; switching a pair of main transistor switches to apply or remove a net charge on an output terminal though the biased transistors; and turning on auxiliary transistor switches when the main transistor switches are turned off. The auxiliary transistor switches when turned on provide an auxiliary equalizing path to nodes between the main transistor switches and the biased transistors. The auxiliary equalizing path equalizes voltages between the intermediate nodes to rapidly turn off the biased transistors and reduce noise on the output terminal of the charge pump.

摘要翻译： 在本发明的一个实施例中，公开了一种用于电荷泵的方法。 该方法包括偏置多个晶体管; 切换一对主晶体管开关以通过偏置晶体管施加或去除输出端子上的净电荷; 并且当主晶体管开关断开时，接通辅助晶体管开关。 辅助晶体管开关导通时，为主晶体管开关和偏置晶体管之间的节点提供辅助均衡通路。 辅助均衡路径均衡中间节点之间的电压，以快速关闭偏置晶体管，并降低电荷泵输出端子上的噪声。

公开(公告)号：US07936220B2

公开(公告)日：2011-05-03

申请号：US12334306

申请日：2008-12-12

申请人： Xiaoyong Li ,  Sang-Oh Lee ,  Cormac S. Conroy

发明人： Xiaoyong Li ,  Sang-Oh Lee ,  Cormac S. Conroy

IPC分类号： H03F3/04

CPC分类号： H03F1/223 ,  H03F1/3205 ,  H03F3/19 ,  H03F3/211 ,  H03F2200/168 ,  H03F2200/294 ,  H03F2200/456 ,  H03F2200/492

摘要： Techniques for improving the linearity of a cascode amplifier. In an exemplary embodiment, an auxiliary common-gate amplifier is provided in parallel with the principal cascode branch. The auxiliary common-gate amplifier samples a cascoded node in the principal cascode branch. The auxiliary common-gate amplifier generates a current which, when combined with the current generated by the principal cascode branch, cancels a distortion component to generate an output current with improved linearity characteristics. In an exemplary embodiment, a phase shifting network couples the cascoded node to the auxiliary common-gate amplifier, and may include, e.g., a capacitor coupled to an inductor.

摘要翻译： 提高共源共栅放大器线性度的技术。 在示例性实施例中，与主级联共模分支并联提供辅助共栅放大器。 辅助共栅放大器在主共线分支中采样级联节点。 辅助共栅放大器产生电流，当与由主级联共模分支产生的电流组合时，消除失真分量以产生具有改善的线性特性的输出电流。 在示例性实施例中，相移网络将级联节点耦合到辅助公共门放大器，并且可以包括例如耦合到电感器的电容器。

公开(公告)号：US20100295622A1

公开(公告)日：2010-11-25

申请号：US12469548

申请日：2009-05-20

申请人： Jeongsik Yang ,  Jin Wook Kim ,  Hong Sun Kim ,  Sang-Oh Lee

发明人： Jeongsik Yang ,  Jin Wook Kim ,  Hong Sun Kim ,  Sang-Oh Lee

IPC分类号： G01R23/00

CPC分类号： G01R31/2824

摘要： Methods and apparatus for self testing a multiband voltage controlled oscillator (VCO) are disclosed. A tuning voltage of the VCO is adjusted where the output of the VCO does not affect the input to the VCO. Frequency bands in the VCO are selected. Output frequencies of the VCO are measured.

摘要翻译： 公开了用于自测试多频带压控振荡器（VCO）的方法和装置。 调整VCO的调谐电压，其中VCO的输出不影响到VCO的输入。 选择VCO中的频带。 测量VCO的输出频率。