公开(公告)号：US07051295B2

公开(公告)日：2006-05-23

申请号：US10746759

申请日：2003-12-23

申请人： Siva G. Narendra ,  Daniel S. Klowden ,  James W. Tschanz ,  Nitin Borkar ,  Vivek K. De

发明人： Siva G. Narendra ,  Daniel S. Klowden ,  James W. Tschanz ,  Nitin Borkar ,  Vivek K. De

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： An apparatus for and method of modifying an IC design layout of an integrated circuit, comprising: accessing an initial IC design layout, with the initial layout including a plurality of MOSFET devices having a common substrate; and removing a plurality of body contacts of the MOSFET devices to create a first modified IC design layout.

摘要翻译： 一种用于修改集成电路的IC设计布局的装置和方法，包括：访问初始IC设计布局，初始布局包括具有公共衬底的多个MOSFET器件; 以及去除所述MOSFET器件的多个体接触以产生第一修改的IC设计布局。

公开(公告)号：US20100219516A1

公开(公告)日：2010-09-02

申请号：US12660305

申请日：2010-02-24

申请人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： H01L23/495

CPC分类号： H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

公开(公告)号：US08288846B2

公开(公告)日：2012-10-16

申请号：US12660305

申请日：2010-02-24

申请人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： H01L23/495 ,  H01L23/52 ,  H01L21/00

CPC分类号： H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

公开(公告)号：US20140089687A1

公开(公告)日：2014-03-27

申请号：US13626357

申请日：2012-09-25

申请人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  James W. Tschanz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： G06F1/26

CPC分类号： G06F1/26 ,  G06F1/3206 ,  G06F1/324 ,  G06F1/3296 ,  H01L23/34 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06589 ,  Y02D10/126 ,  Y02D10/172

摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种集成电路（IC）封装。 IC封装包括第一裸片; 以及以三维封装布局结合到CPU管芯的第二管芯。

公开(公告)号：US20100115301A1

公开(公告)日：2010-05-06

申请号：US12684257

申请日：2010-01-08

申请人： Siva G. Narendra ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： G06F1/26

CPC分类号： H01L25/18 ,  G06F1/189 ,  G06F1/26 ,  H01L25/0657 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/3011 ,  H01L2224/0401

摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电压调节器芯片。

公开(公告)号：US07698576B2

公开(公告)日：2010-04-13

申请号：US10955746

申请日：2004-09-30

申请人： Siva G. Narendra ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： G06F1/26

CPC分类号： H01L25/18 ,  G06F1/189 ,  G06F1/26 ,  H01L25/0657 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/3011 ,  H01L2224/0401

摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电压调节器芯片。

公开(公告)号：US07671456B2

公开(公告)日：2010-03-02

申请号：US11825252

申请日：2007-07-03

申请人： Siva G. Narendra ,  James W. Tschantz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  James W. Tschantz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： H01L23/495 ,  H01L23/52

CPC分类号： H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： An integrated circuit (IC) package is disclosed. The IC package includes a first die; and a second die bonded to the CPU die in a three dimensional packaging layout.

公开(公告)号：US07247930B2

公开(公告)日：2007-07-24

申请号：US10955383

申请日：2004-09-30

申请人： Siva G. Narendra ,  James W. Tschantz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

发明人： Siva G. Narendra ,  James W. Tschantz ,  Howard A. Wilson ,  Donald S. Gardner ,  Peter Hazucha ,  Gerhard Schrom ,  Tanay Karnik ,  Nitin Borkar ,  Vivek K. De ,  Shekhar Y. Borkar

IPC分类号： H01L23/495

CPC分类号： H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a power management die bonded to the CPU die in a three dimensional packaging layout.

摘要翻译： 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU裸片的电源管理裸片。

公开(公告)号：US20100145895A1

公开(公告)日：2010-06-10

申请号：US12704789

申请日：2010-02-12

申请人： Siva G. Narendra ,  James W. Tschanz ,  Vivek K. De ,  Stephen H. Tang

发明人： Siva G. Narendra ,  James W. Tschanz ,  Vivek K. De ,  Stephen H. Tang

IPC分类号： G06F15/18 ,  G06F1/28 ,  G06F1/32 ,  G06N5/02

CPC分类号： G06F1/206 ,  Y02D10/16

摘要： A system may include acquisition of a supply voltage information representing past supply voltages supplied to an electrical component, acquisition of a temperature information representing past temperatures of the electrical component, and control of a performance characteristic of the electrical component based on the supply voltage information and the temperature information. Some embodiments may further include determination of a reliability margin based on the supply voltage information, the temperature information, and on a reliability specification of the electrical component, and change of the performance characteristic based on the reliability margin.

摘要翻译： 系统可以包括获取表示提供给电气部件的过去电源电压的电源电压信息，基于电源电压信息获取表示电气部件的过去温度的温度信息和电气部件的性能特性的控制，以及 温度信息。 一些实施例还可以包括基于电源电压信息，温度信息以及电气部件的可靠性规格以及基于可靠性裕度的性能特性的改变来确定可靠性裕度。

公开(公告)号：US07376849B2

公开(公告)日：2008-05-20

申请号：US10879486

申请日：2004-06-30

申请人： James W. Tschanz ,  Stephen H. Tang ,  Siva G. Narendra ,  Vivek K. De

发明人： James W. Tschanz ,  Stephen H. Tang ,  Siva G. Narendra ,  Vivek K. De

IPC分类号： G06F1/00

CPC分类号： G06F1/324 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/172

摘要： Embodiments of the present invention provide a method, apparatus and system for dynamically adjusting one or more performance-related parameters of a processor core based on at least one operation parameter related to an operating condition of the processor core.

摘要翻译： 本发明的实施例提供了一种用于基于与处理器核心的操作条件相关的至少一个操作参数来动态地调整处理器核心的一个或多个与性能有关的参数的方法，装置和系统。