利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.038 秒)

    Method for making a redistributed electronic device using a transferrable redistribution layer
    5.
    发明授权
    Method for making a redistributed electronic device using a transferrable redistribution layer 有权
    使用可转移再分配层制造重新分配的电子设备的方法

    公开(公告)号：US08685761B2

    公开(公告)日：2014-04-01

    申请号：US13364836

    申请日：2012-02-02

    申请人： Thomas Reed ,  David Herndon ,  Suzanne Dunphy

    发明人： Thomas Reed ,  David Herndon ,  Suzanne Dunphy

    IPC分类号： G01R31/26 ,  H01L21/66

    CPC分类号： H01L21/6835 ,  H01L21/76838 ,  H01L22/14 ,  H01L22/20 ,  H01L23/525 ,  H01L24/01 ,  H01L2221/68359 ,  H01L2924/351 ,  H01L2924/37001 ,  H01L2924/00

    摘要： A method of making an electronic device with a redistribution layer includes providing an electronic device having a first pattern of contact areas, and forming a redistribution layer on a temporary substrate. The temporary substrate has a second pattern of contact areas matching the first pattern of contact areas, and a third pattern of contact areas different than the second pattern of contact areas. The second pattern of contact areas is coupled to the third pattern of contact areas through a plurality of stacked conductive and insulating layers. The first pattern of contact areas is coupled to the second pattern of contact areas on the transferrable redistribution layer. The temporary substrate is then removed to thereby form a redistributed electronic device.

    摘要翻译： 制造具有再分配层的电子器件的方法包括提供具有第一接触区域图案的电子器件，以及在临时衬底上形成再分配层。 临时衬底具有与接触区域的第一图案匹配的接触区域的第二图案，以及不同于接触区域的第二图案的接触区域的第三图案。 接触区域的第二图案通过多个层叠的导电和绝缘层耦合到第三图案的接触区域。 接触区域的第一图案耦合到可转移再分配层上的第二接触区域图案。 然后移除临时衬底，从而形成再分布的电子器件。

    Method for making a redistributed wafer using transferrable redistribution layers
    6.
    发明授权
    Method for making a redistributed wafer using transferrable redistribution layers 有权
    使用可转移的再分布层制造再分布晶片的方法

    公开(公告)号：US08772058B2

    公开(公告)日：2014-07-08

    申请号：US13364858

    申请日：2012-02-02

    申请人： Thomas Reed ,  David Herndon ,  Suzanne Dunphy

    发明人： Thomas Reed ,  David Herndon ,  Suzanne Dunphy

    IPC分类号： G01R31/26 ,  H01L21/66

    CPC分类号： H01L21/6835 ,  H01L21/76838 ,  H01L22/14 ,  H01L22/20 ,  H01L23/525 ,  H01L2221/68359 ,  H01L2224/94

    摘要： A method of making redistributed electronic devices that includes providing a wafer having a plurality of electronic devices, each electronic device having a pattern of contact areas forming die pads. The method also includes forming redistribution layers on a temporary substrate having a pattern of contact areas forming wafer bonding pads matching the die pads and a pattern of contact areas forming redistributed pads different than the wafer bonding pads, the wafer bonding pads are coupled to the redistributed pads through a plurality of stacked conductive and insulating layers. The die pads are coupled to the wafer bonding pads, and the temporary substrate is removed. The wafer and redistribution layers are then divided into a plurality of redistributed electronic devices.

    摘要翻译： 一种重新分布的电子设备的方法，包括提供具有多个电子设备的晶片，每个电子设备具有形成管芯焊盘的接触区域的图案。 该方法还包括在临时衬底上形成再分配层，其具有形成与衬垫焊盘匹配的晶片接合焊盘的接触区域图案和形成与晶片接合焊盘不同的再分布焊盘的接触区域的图案，晶片接合焊盘与再分布的 通过多个堆叠的导电和绝缘层焊盘。 管芯焊盘耦合到晶片接合焊盘，并且移除临时衬底。 然后将晶片和再分布层分成多个重新分配的电子器件。

    METHOD OF MAKING A MULTI-CHIP MODULE HAVING A REDUCED THICKNESS AND RELATED DEVICES
    8.
    发明申请
    METHOD OF MAKING A MULTI-CHIP MODULE HAVING A REDUCED THICKNESS AND RELATED DEVICES 审中-公开
    制造具有减小厚度的多芯片模块的方法及相关设备

    公开(公告)号：US20120098129A1

    公开(公告)日：2012-04-26

    申请号：US12910131

    申请日：2010-10-22

    申请人： Thomas Reed ,  David Herndon ,  David Nicol ,  Michael Weatherspoon

    发明人： Thomas Reed ,  David Herndon ,  David Nicol ,  Michael Weatherspoon

    IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L21/50

    CPC分类号： H01L21/563 ,  H01L21/4857 ,  H01L21/6835 ,  H01L24/17 ,  H01L25/0652 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2924/14 ,  H01L2924/15788 ,  H05K3/4682 ,  H05K2201/0154 ,  H05K2201/10674 ,  H01L2924/00014 ,  H01L2924/00

    摘要： A method of making a multi-chip module may include forming an interconnect layer stack on a sacrificial substrate. The interconnect layer stack may include patterned electrical conductor layers and a dielectric layer between adjacent patterned electrical conductor layers. The method may further include electrically coupling a first integrated circuit (IC) die in a flip chip arrangement to an uppermost patterned electrical conductor layer, and forming a first underfill dielectric layer between the first IC die and adjacent portions of the interconnect layer stack. The method further may include removing the sacrificial substrate to expose a lowermost patterned electrical conductor layer, and electrically coupling at a second integrated circuit die in a flip chip arrangement to the lowermost patterned electrical conductor layer. Still further, the method may include forming a second underfill dielectric layer between the second IC die and adjacent portions of the interconnect layer stack.

    摘要翻译： 制造多芯片模块的方法可以包括在牺牲衬底上形成互连层堆叠。 互连层堆叠可以包括图案化的导电层和相邻图案化的导电层之间的介电层。 该方法还可以包括将倒装芯片布置中的第一集成电路（IC）管芯电耦合到最上面的图案化导电体层，以及在第一IC管芯和互连层堆叠的相邻部分之间形成第一底部填充介电层。 该方法还可以包括去除牺牲基板以暴露最下图案化的导电层，并且将第二集成电路管芯以倒装芯片布置电耦合到最下图案化导电层。 此外，该方法可以包括在第二IC管芯和互连层堆叠的相邻部分之间形成第二底部填充介电层。

    Method of processing a wafer by using and reusing photolithographic masks
    9.
    发明授权
    Method of processing a wafer by using and reusing photolithographic masks 有权
    通过使用和重新使用光刻掩模来处理晶片的方法

    公开(公告)号：US08357591B2

    公开(公告)日：2013-01-22

    申请号：US13086716

    申请日：2011-04-14

    申请人： Thomas Reed ,  David Herndon

    发明人： Thomas Reed ,  David Herndon

    IPC分类号： H01L21/00

    CPC分类号： H01L21/486 ,  G03F7/2022 ,  G03F7/70425

    摘要： A method of processing a wafer includes establishing a fine of symmetry defining left and right die areas on a front side of the wafer and left and right die areas on a back side. A first mask is used to form a first interconnection layer on the left and right die areas comprising a first portion on the left die area and second portion different than the first portion on the right die area. A second mask is used to form a second interconnection layer on the left and right die areas comprising a third portion on the left die area and fourth portion different than the third portion on the right die area. The first mask is reused to form a third interconnection layer on the left and right die areas on a back side, and the second mask to form a fourth interconnection layer on the left and right die areas on a back side.

    摘要翻译： 处理晶片的方法包括在晶片的前侧和背面的左右两个模具区域上建立限定左右模具区域的对称精细。 第一掩模用于在左和右模具区域上形成第一互连层，所述第一互连层包括左模具区域上的第一部分和与右模具区域上的第一部分不同的第二部分。 第二掩模用于在左模具区域和右模具区域上形成第二互连层，其包括在左模具区域上的第三部分和与右模具区域上的第三部分不同的第四部分。 第一掩模被重新用于在背面的左右两个模具区域上形成第三互连层，而在第二掩模上形成在背面的左侧和右侧模具区域上的第四互连层。

    METHOD OF PROCESSING A WAFER BY USING AND REUSING PHOTOLITHOGRAPHIC MASKS
    10.
    发明申请
    METHOD OF PROCESSING A WAFER BY USING AND REUSING PHOTOLITHOGRAPHIC MASKS 有权
    通过使用和重新使用光刻掩模来处理波形的方法

    公开(公告)号：US20120264276A1

    公开(公告)日：2012-10-18

    申请号：US13086716

    申请日：2011-04-14

    申请人： Thomas Reed ,  David Herndon

    发明人： Thomas Reed ,  David Herndon

    IPC分类号： H01L21/78

    CPC分类号： H01L21/486 ,  G03F7/2022 ,  G03F7/70425

    摘要： A method of processing a wafer includes establishing a fine of symmetry defining left and right die areas on a front side of the wafer and left and right die areas on a back side. A first mask is used to form a first interconnection layer on the left and right die areas comprising a first portion on the left die area and second portion different than the first portion on the right die area. A second mask is used to form a second interconnection layer on the left and right die areas comprising a third portion on the left die area and fourth portion different than the third portion on the right die area. The first mask is reused to form a third interconnection layer on the left and right die areas on a back side, and the second mask to form a fourth interconnection layer on the left and right die areas on a back side.

    摘要翻译： 处理晶片的方法包括在晶片的前侧和背面的左右两个模具区域上建立限定左右模具区域的对称精细。 第一掩模用于在左和右模具区域上形成第一互连层，所述第一互连层包括左模具区域上的第一部分和与右模具区域上的第一部分不同的第二部分。 第二掩模用于在左模具区域和右模具区域上形成第二互连层，其包括在左模具区域上的第三部分和与右模具区域上的第三部分不同的第四部分。 第一掩模被重新用于在背面的左右两个模具区域上形成第三互连层，而在第二掩模上形成在背面的左侧和右侧模具区域上的第四互连层。