利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

343 条记录 (耗时 0.037 秒)

    Semiconductor memory device
    2.
    发明授权
    Semiconductor memory device 有权
    半导体存储器件

    公开(公告)号：US06344996B2

    公开(公告)日：2002-02-05

    申请号：US09768588

    申请日：2001-01-25

    申请人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    发明人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    IPC分类号： G11C1604

    CPC分类号： G11C16/0483 ,  G11C7/1048 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/565 ,  G11C16/26 ,  G11C2211/5642

    摘要： A semiconductor memory device comprises memory cells, a bitline connected to the memory cells, a read circuit including a precharge circuit, and a first transistor connected between the bitline and the read circuit, wherein a first voltage is applied to a gate of the first transistor when the precharge circuit precharges the bitline, and a second voltage which is different from the first voltage is applied to the gate of the first transistor when the read circuit senses a change in a voltage of the bitline.

    摘要翻译： 半导体存储器件包括存储器单元，连接到存储器单元的位线，包括预充电电路的读取电路和连接在位线和读取电路之间的第一晶体管，其中第一电压施加到第一晶体管的栅极 当预充电电路对位线进行预充电，并且当读取电路感测到位线的电压变化时，与第一电压不同的第二电压被施加到第一晶体管的栅极。

    Semiconductor memory device
    3.
    发明授权
    Semiconductor memory device 有权
    半导体存储器件

    公开(公告)号：US06208573B1

    公开(公告)日：2001-03-27

    申请号：US09504903

    申请日：2000-02-16

    申请人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    发明人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    IPC分类号： G11C700

    CPC分类号： G11C16/0483 ,  G11C7/1048 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/565 ,  G11C16/26 ,  G11C2211/5642

    摘要： A semiconductor memory device comprises memory cells, a bitline connected to the memory cells, a read circuit including a precharge circuit, and a first transistor connected between the bitline and the read circuit, wherein a first voltage is applied to a gate of the first transistor when the precharge circuit precharges the bitline, and a second voltage which is different from the first voltage is applied to the gate of the first transistor when the read circuit senses a change in a voltage of the bitline.

    摘要翻译： 半导体存储器件包括存储器单元，连接到存储器单元的位线，包括预充电电路的读取电路和连接在位线和读取电路之间的第一晶体管，其中第一电压施加到第一晶体管的栅极 当预充电电路对位线进行预充电，并且当读取电路感测到位线的电压变化时，与第一电压不同的第二电压被施加到第一晶体管的栅极。

    Nonvolatile semiconductor memory having improved source line drive circuit
    4.
    发明授权
    Nonvolatile semiconductor memory having improved source line drive circuit 失效
    具有改进的源极线驱动电路的非易失性半导体存储器

    公开(公告)号：US6084799A

    公开(公告)日：2000-07-04

    申请号：US976492

    申请日：1997-11-24

    申请人： Toru Tanzawa ,  Tomoharu Tanaka

    发明人： Toru Tanzawa ,  Tomoharu Tanaka

    IPC分类号： G11C16/06 ,  G11C16/24 ,  G11C16/26 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    CPC分类号： G11C16/26 ,  G11C16/24

    摘要： A nonvolatile semiconductor memory, having an improved source line drive circuit, comprises a memory core section including a memory cell array, a control circuit, the memory cell array having a plurality of memory cells respectively, constituted by transistors of layered gate structure having source electrodes, and each of the memory cells being connected to a common word line and a corresponding signal line. The control circuit senses a signal line voltage in accordance with data of the corresponding memory cell, and amplifies the signal line voltage to output a signal. The source electrodes of the plurality of the memory cells are connected to the source diffusion layer in common. A peripheral circuit includes a source line drive circuit for controlling a potential of each source line to be maintained substantially constant.

    摘要翻译： 具有改进的源极线驱动电路的非易失性半导体存储器包括存储器芯部分，其包括存储单元阵列，控制电路，具有多个存储器单元的存储单元阵列，分别由具有源电极的分层栅极结构的晶体管构成 ，并且每个存储单元连接到公共字线和对应的信号线。 控制电路根据对应的存储单元的数据来感测信号线电压，并且放大信号线电压以输出信号。 多个存储单元的源电极共同地连接到源极扩散层。 外围电路包括用于控制每条源极线的电位保持基本恒定的源极线驱动电路。

    Semiconductor memory device
    5.
    发明授权
    Semiconductor memory device 失效
    半导体存储器件

    公开(公告)号：US6072719A

    公开(公告)日：2000-06-06

    申请号：US843721

    申请日：1997-04-17

    申请人： Toru Tanzawa ,  Tomoharu Tanaka

    发明人： Toru Tanzawa ,  Tomoharu Tanaka

    IPC分类号： G11C8/12 ,  G11C16/00

    CPC分类号： G11C8/12

    摘要： A semiconductor memory device comprises a memory cell array with a plurality of blocks having a plurality of memory cells arranged in a matrix, a plurality of address latch circuits provided so as to correspond to the blocks, a row decoder that accesses the memory cell array in blocks according to the latched state of the plurality of address latch circuits, and a control circuit for accessing the memory cell array by latching all of the blocks to the selected state and then canceling the address latching of the selected block to the unselected state.

    摘要翻译： 一种半导体存储器件包括具有多个块的存储单元阵列，多个块具有以矩阵形式排列的多个存储单元，多个地址锁存电路被提供以对应于这些块，行解码器访问存储单元阵列 根据多个地址锁存电路的锁存状态的块，以及用于通过将所有块锁定到选择状态并随后将所选择的块的地址锁存取消为未选择状态来访问存储单元阵列的控制电路。

    Semiconductor memory device
    6.
    发明授权
    Semiconductor memory device 失效
    半导体存储器件

    公开(公告)号：US06064611A

    公开(公告)日：2000-05-16

    申请号：US055216

    申请日：1998-04-06

    申请人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    发明人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    IPC分类号： G11C16/06 ,  G11C11/56 ,  G11C16/02 ,  G11C7/00

    CPC分类号： G11C16/0483 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/565 ,  G11C16/26 ,  G11C2211/5642 ,  G11C7/1048

    摘要： A semiconductor memory device includes memory cells, a bitline connected to the memory cells, a read circuit including a precharge circuit, and a first transistor connected between the bitline and the read circuit, wherein a first voltage is applied to a gate of the first transistor when the precharge circuit precharges the bitline, and a second voltage which is different from the first voltage is applied to the gate of the first transistor when the read circuit senses a change in a voltage of the bitline.

    摘要翻译： 半导体存储器件包括存储器单元，连接到存储单元的位线，包括预充电电路的读取电路和连接在位线和读取电路之间的第一晶体管，其中第一电压施加到第一晶体管的栅极 当预充电电路对位线进行预充电，并且当读取电路感测到位线的电压变化时，与第一电压不同的第二电压被施加到第一晶体管的栅极。

    Memory system
    7.
    发明授权
    Memory system 失效
    内存系统

    公开(公告)号：US5996108A

    公开(公告)日：1999-11-30

    申请号：US874405

    申请日：1997-06-13

    申请人： Toru Tanzawa ,  Tomoharu Tanaka

    发明人： Toru Tanzawa ,  Tomoharu Tanaka

    IPC分类号： G06F11/10 ,  G06F12/16 ,  G11C11/56 ,  G11C16/02 ,  G11C16/06 ,  G11C17/00 ,  G11C29/00 ,  G11C29/42 ,  H01L21/8247 ,  H01L27/10 ,  H01L29/788 ,  H01L29/792 ,  G11C16/04

    CPC分类号： G06F11/1072 ,  G11C11/56 ,  G11C11/5621 ,  G11C16/0483 ,  G11C2211/5641 ,  G11C29/00

    摘要： According to the present invention, a memory system comprises storing section having a plurality of memory elements each of which stores one of n-value storage states corresponding to data "0", "1", . . . , "n-1", and including a plurality of information memory elements for storing n-value information data and a plurality of check memory elements for storing check data, converting section for respectively converting the information data and the check data stored in the memory elements into binary codes having a plurality of bits each constituted by 0 or 1, the binary codes corresponding to the information data and the check data, and detecting/correcting section for detecting and correcting an error on the basis of the binary codes corresponding to the check data and the information data.

    摘要翻译： 根据本发明，存储系统包括存储部分，该部分具有多个存储元件，每个存储元件存储对应于数据“0”，“1”的n值存储状态之一。 。 。 ，“n-1”，并且包括用于存储n值信息数据的多个信息存储元件和用于存储检查数据的多个检查存储元件，用于分别转换存储在存储器中的信息数据和检查数据的转换部分 元素分成具有由0或1构成的多个比特的二进制码，对应于信息数据和校验数据的二进制码，以及检测/校正部分，用于根据对应于 检查数据和信息数据。

    Semiconductor memory device
    10.
    发明授权
    Semiconductor memory device 有权
    半导体存储器件

    公开(公告)号：US07649780B2

    公开(公告)日：2010-01-19

    申请号：US12040457

    申请日：2008-02-29

    申请人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    发明人： Tomoharu Tanaka ,  Hiroshi Nakamura ,  Toru Tanzawa

    IPC分类号： G11C11/34

    CPC分类号： G11C16/0483 ,  G11C7/1048 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C11/565 ,  G11C16/26 ,  G11C2211/5642

    摘要： A semiconductor memory device comprises memory cells, a bitline connected to the memory cells, a read circuit including a precharge circuit, and a first transistor connected between the bitline and the read circuit, wherein a first voltage is applied to a gate of the first transistor when the precharge circuit precharges the bitline, and a second voltage which is different from the first voltage is applied to the gate of the first transistor when the read circuit senses a change in a voltage of the bitline.

    摘要翻译： 半导体存储器件包括存储器单元，连接到存储器单元的位线，包括预充电电路的读取电路和连接在位线和读取电路之间的第一晶体管，其中第一电压施加到第一晶体管的栅极 当预充电电路对位线进行预充电，并且当读取电路感测到位线的电压变化时，与第一电压不同的第二电压被施加到第一晶体管的栅极。