公开(公告)号：US4893168A

公开(公告)日：1990-01-09

申请号：US384680

申请日：1982-06-02

申请人： Yoshikazu Takahashi ,  Tsuneo Itoh ,  Makoto Takechi

发明人： Yoshikazu Takahashi ,  Tsuneo Itoh ,  Makoto Takechi

IPC分类号： H01L21/822 ,  H01L21/60 ,  H01L21/82 ,  H01L27/04 ,  H01L27/118 ,  H03K19/003 ,  H03K19/0185 ,  H03K19/173

CPC分类号： H01L24/05 ,  H01L21/82 ,  H01L24/03 ,  H01L24/06 ,  H01L24/48 ,  H01L27/11898 ,  H03K19/00315 ,  H03K19/018507 ,  H03K19/1735 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05001 ,  H01L2224/05073 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L24/45 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/0102 ,  H01L2924/01023 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01052 ,  H01L2924/01058 ,  H01L2924/01059 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/12032 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19043

摘要： Herein disclosed is a semiconductor integrated circuit device which includes a unit cell for forming such an input/output circuit portion as is made capable of selecting any of a plurality of different input and output functions by changing a wiring pattern. The semiconductor integrated circuit is constructed such that there are formed in a manner to correspond to the unit cell a plurality of bonding pad regions which can be separated from one another so that any of the plural input and output functions can be arbitrarily selected through those bonding pad regions.

摘要翻译： 这里公开了一种半导体集成电路器件，其包括用于形成这样的输入/输出电路部分的单位单元，使得能够通过改变布线图案来选择多个不同的输入和输出功能中的任何一个。 半导体集成电路被构造成使得以与单元单元相对应的方式形成多个可以彼此分离的焊盘区域，使得多个输入和输出功能中的任何一个可以通过这些键合来任意选择 垫区域。

公开(公告)号：US4862068A

公开(公告)日：1989-08-29

申请号：US75527

申请日：1987-07-20

申请人： Masatoshi Kawashima ,  Makoto Takechi ,  Hiroshi Odani

发明人： Masatoshi Kawashima ,  Makoto Takechi ,  Hiroshi Odani

IPC分类号： G01R31/28 ,  G01R31/3185

CPC分类号： G01R31/318541

摘要： A LSI circuit having at least one combinational circuit and a latch coupled to the input side of the combinational circuit. The latch includes a switch for inhibiting the latching of either test data for testing the combinational circuit or data for a normal operation.

摘要翻译： 具有至少一个组合电路的LSI电路和耦合到组合电路的输入侧的锁存器。 闩锁包括用于禁止用于测试组合电路的测试数据或用于正常操作的数据的锁存开关。