公开(公告)号：US20110186961A1

公开(公告)日：2011-08-04

申请号：US12836482

申请日：2010-07-14

申请人： Young Hee YOON ,  Jun Gi Choi ,  Sang Hoon Shin

发明人： Young Hee YOON ,  Jun Gi Choi ,  Sang Hoon Shin

IPC分类号： H01L23/525

CPC分类号： H01L23/525 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a semiconductor integrated circuit. The semiconductor integrated circuit comprises: a pair of interconnections; a fuse connecting the pair of interconnections; and one or more heat dissipation patterns connecting the pair of interconnections and are disposed around the fuse.

摘要翻译： 提供了一种半导体集成电路。 半导体集成电路包括：一对互连; 连接该对互连的保险丝; 以及连接所述一对互连件的一个或多个散热图案，并且设置在保险丝周围。

公开(公告)号：US08232619B2

公开(公告)日：2012-07-31

申请号：US12836482

申请日：2010-07-14

申请人： Young Hee Yoon ,  Jun Gi Choi ,  Sang Hoon Shin

发明人： Young Hee Yoon ,  Jun Gi Choi ,  Sang Hoon Shin

IPC分类号： H01L23/52 ,  H01L23/34

CPC分类号： H01L23/525 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a semiconductor integrated circuit. The semiconductor integrated circuit comprises: a pair of interconnections; a fuse connecting the pair of interconnections; and one or more heat dissipation patterns connecting the pair of interconnections and are disposed around the fuse.

摘要翻译： 提供了一种半导体集成电路。 半导体集成电路包括：一对互连; 连接该对互连的保险丝; 以及连接所述一对互连件的一个或多个散热图案，并且设置在保险丝周围。

公开(公告)号：US08300496B2

公开(公告)日：2012-10-30

申请号：US12948874

申请日：2010-11-18

申请人： Tae Sik Yun ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Jin Byeon ,  Sang Hoon Shin

发明人： Tae Sik Yun ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Jin Byeon ,  Sang Hoon Shin

IPC分类号： G11C8/18 ,  G11C8/16 ,  G11C7/00

CPC分类号： G11C7/22 ,  G11C7/222 ,  G11C29/006 ,  G11C29/023

摘要： A semiconductor memory apparatus includes a clock control unit configured to receive a first clock when an enable signal is activated and generate a second clock which has a cycle closer in length to a target clock cycle than the first clock; a DLL input clock generation unit configured to output one of the first clock and the second clock as a DLL input clock according to a DLL select signal; and an address/command input clock generation unit configured to output one of the first clock and the second clock as an AC input clock according to the enable signal.

摘要翻译： 一种半导体存储装置，包括：时钟控制单元，被配置为当使能信号被激活时接收第一时钟，并产生具有与第一时钟相对于目标时钟周期更长的周期的第二时钟; DLL输入时钟生成单元，被配置为根据DLL选择信号将第一时钟和第二时钟中的一个作为DLL输入时钟输出; 以及地址/命令输入时钟生成单元，被配置为根据使能信号将第一时钟和第二时钟中的一个作为AC输入时钟输出。

公开(公告)号：US20110024743A1

公开(公告)日：2011-02-03

申请号：US12648680

申请日：2009-12-29

申请人： Jeong Woo LEE ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Hoon Shin ,  Xiang Hua Cui

发明人： Jeong Woo LEE ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Hoon Shin ,  Xiang Hua Cui

IPC分类号： H01L23/52

CPC分类号： H01L25/0657 ,  G01R31/2884 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor integrated circuit includes a multi-chip package having a plurality of semiconductor chips. The semiconductor integrated circuit includes a signal line; and a signal loading compensation section in a semiconductor chip among the plurality of semiconductor chips, configured to apply a designed signal loading to the signal line in response to activation of a test signal. Here, the designed signal loading has a value corresponding to a signal loading component of another semiconductor chip among the plurality of semiconductor chips to the signal line.

摘要翻译： 半导体集成电路包括具有多个半导体芯片的多芯片封装。 半导体集成电路包括信号线; 以及多个半导体芯片中的半导体芯片中的信号负载补偿部，被配置为响应于测试信号的激活而将设计的信号加载到信号线。 这里，设计的信号负载具有与信号线的多个半导体芯片中的另一半导体芯片的信号负载分量相对应的值。

公开(公告)号：US20120057413A1

公开(公告)日：2012-03-08

申请号：US12948874

申请日：2010-11-18

申请人： Tae Sik YUN ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Jin Byeon ,  Sang Hoon Shin

发明人： Tae Sik YUN ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Jin Byeon ,  Sang Hoon Shin

IPC分类号： G11C8/18 ,  G11C29/00 ,  G11C7/10 ,  G11C7/22

CPC分类号： G11C7/22 ,  G11C7/222 ,  G11C29/006 ,  G11C29/023

摘要： A semiconductor memory apparatus includes a clock control unit configured to receive a first clock when an enable signal is activated and generate a second clock which has a cycle closer in length to a target clock cycle than the first clock; a DLL input clock generation unit configured to output one of the first clock and the second clock as a DLL input clock according to a DLL select signal; and an address/command input clock generation unit configured to output one of the first clock and the second clock as an AC input clock according to the enable signal.

摘要翻译： 一种半导体存储装置，包括：时钟控制单元，被配置为当使能信号被激活时接收第一时钟，并产生具有与第一时钟相对于目标时钟周期更长的周期的第二时钟; DLL输入时钟生成单元，被配置为根据DLL选择信号将第一时钟和第二时钟中的一个作为DLL输入时钟输出; 以及地址/命令输入时钟生成单元，被配置为根据使能信号将第一时钟和第二时钟中的一个作为AC输入时钟输出。

公开(公告)号：US08748888B2

公开(公告)日：2014-06-10

申请号：US12648680

申请日：2009-12-29

申请人： Jeong Woo Lee ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Hoon Shin ,  Xiang Hua Cui

发明人： Jeong Woo Lee ,  Hyung Dong Lee ,  Jun Gi Choi ,  Sang Hoon Shin ,  Xiang Hua Cui

IPC分类号： H01L23/58

CPC分类号： H01L25/0657 ,  G01R31/2884 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor integrated circuit includes a multi-chip package having a plurality of semiconductor chips. The semiconductor integrated circuit includes a signal line; and a signal loading compensation section in a semiconductor chip among the plurality of semiconductor chips, configured to apply a designed signal loading to the signal line in response to activation of a test signal. Here, the designed signal loading has a value corresponding to a signal loading component of another semiconductor chip among the plurality of semiconductor chips to the signal line.

摘要翻译： 半导体集成电路包括具有多个半导体芯片的多芯片封装。 半导体集成电路包括信号线; 以及多个半导体芯片中的半导体芯片中的信号负载补偿部，被配置为响应于测试信号的激活而将设计的信号加载到信号线。 这里，设计的信号负载具有与信号线的多个半导体芯片中的另一半导体芯片的信号负载分量相对应的值。

公开(公告)号：US20120007045A1

公开(公告)日：2012-01-12

申请号：US12911560

申请日：2010-10-25

申请人： JIN-DONG SONG ,  Sang Hoon Shin ,  Hyung-jun Kim ,  Hyun Cheol Koo ,  Suk Hee Han ,  Joonyeon Chang

发明人： JIN-DONG SONG ,  Sang Hoon Shin ,  Hyung-jun Kim ,  Hyun Cheol Koo ,  Suk Hee Han ,  Joonyeon Chang

IPC分类号： H01L29/15 ,  H01L21/20

CPC分类号： H01L29/7783 ,  B82Y10/00 ,  H01L29/122

摘要： Disclosed herein are a method of generating a two-dimensional hole gas (2DHG) using a type-2 quantum well formed using semiconductors with different electron affinities or band gap, and a high-speed p-type semiconductor device using the 2DHG. To this end, the method includes providing a semiconductor substrate; growing a first semiconductor layer on the semiconductor substrate, growing a second semiconductor layer with a different electron affinity or band gap from the first semiconductor layer on the first semiconductor layer, and growing a third semiconductor layer with a different electron affinity or band gap from the second semiconductor layer, thereby forming a type-2 quantum well; and forming a p-type doping layer in the vicinity of the type-2 quantum well, thereby generating the 2DHG.

摘要翻译： 本文公开了使用具有不同电子亲和性或带隙的半导体形成的2型量子阱和使用该2DHG的高速p型半导体器件来生成二维空穴气体（2DHG）的方法。 为此，该方法包括提供半导体衬底; 在所述半导体衬底上生长第一半导体层，在所述第一半导体层上生长具有与所述第一半导体层不同的电子亲和性或带隙的第二半导体层，以及生长具有与所述第一半导体层不同的电子亲和性或带隙的第三半导体层 第二半导体层，从而形成2型量子阱; 并在2型量子阱附近形成p型掺杂层，从而生成2DHG。

公开(公告)号：US20110156034A1

公开(公告)日：2011-06-30

申请号：US12840231

申请日：2010-07-20

申请人： Xiang Hua Cui ,  Jeong Woo Lee ,  Sang Hoon Shin

发明人： Xiang Hua Cui ,  Jeong Woo Lee ,  Sang Hoon Shin

IPC分类号： H01L23/522 ,  H01L21/66

CPC分类号： G11C29/702

摘要： A repair circuit of a semiconductor apparatus includes a plurality of through-silicon vias including repeated sets of one repair through-silicon via and an M number of normal through-silicon vias; a transmission unit configured to multiplex input data at a first multiplexing rate based on control signals, and transmit the multiplexed data to the plurality of through-silicon vias; a reception unit configured to multiplex signals transmitted through the plurality of through-silicon vias at a second multiplexing rate based on the control signals, and generate output data; and a control signal generation unit configured to generate sets of the control signals based on an input number of a test signal.

摘要翻译： 半导体装置的修复电路包括多个穿硅通孔，包括重复的一组修复通硅通孔和M个通常的硅通孔; 传输单元，被配置为基于控制信号以第一多路复用速率复用输入数据，并将多路复用数据发送到多个通孔通孔; 接收单元，被配置为基于所述控制信号以第二多路复用速率复用通过所述多个穿硅通孔传输的信号，并生成输出数据; 以及控制信号生成单元，被配置为基于测试信号的输入号码生成控制信号的集合。

公开(公告)号：US07778089B2

公开(公告)日：2010-08-17

申请号：US11775313

申请日：2007-07-10

申请人： Sang Hoon Shin ,  Seung Wook Kwack

发明人： Sang Hoon Shin ,  Seung Wook Kwack

IPC分类号： G11C7/10

CPC分类号： G11C7/1078 ,  G11C7/1048 ,  G11C7/1087 ,  G11C7/1096 ,  G11C7/18

摘要： A write driver control circuit controls operations of a write driver, which amplifies and transmits data of a pair of global input/output lines to a pair of local input/output lines in a write operation. A single type latch section compares states of first and second data of the pair of global input/output lines differentially inputted in a first status and then outputs a first output signal to a first output node; compares states of the first and second data differentially inputted in a second status and then outputs a second output signal to a second output node; and continuously latches states of the first and second output nodes before a precharge operation starts. A precharge controller equalizes and precharges the first and second output nodes in the precharge operation. An output section outputs first and second driver signals and first and second latch signals to control the write driver.

摘要翻译： 写入驱动器控制电路控制写入驱动器的操作，该写入驱动器在写入操作中将一对全局输入/输出线的数据放大并发送到一对本地输入/输出线。 单个类型的锁存部分比较在第一状态中差分地输入的一对全局输入/输出线的第一和第二数据的状态，然后将第一输出信号输出到第一输出节点; 比较在第二状态下差分输入的第一和第二数据的状态，然后将第二输出信号输出到第二输出节点; 并且在预充电操作开始之前连续锁存第一和第二输出节点的状态。 预充电控制器在预充电操作中对第一和第二输出节点进行均衡和预充电。 输出部分输出第一和第二驱动器信号以及第一和第二锁存信号以控制写入驱动器。

公开(公告)号：US08817566B2

公开(公告)日：2014-08-26

申请号：US13340868

申请日：2011-12-30

申请人： Sang Hoon Shin ,  Hyung Dong Lee ,  Jeong Woo Lee ,  Young Suk Moon

发明人： Sang Hoon Shin ,  Hyung Dong Lee ,  Jeong Woo Lee ,  Young Suk Moon

IPC分类号： G11C7/00 ,  G11C11/406

CPC分类号： G11C11/40603 ,  G11C11/40611 ,  G11C11/40615

摘要： A memory system includes: a controller configured to provide a hidden auto refresh command; and a memory configured to perform a refresh operation in response to the hidden auto refresh command. The controller and the memory communicate with each other so that each refresh address of the controller and the memory has the same value as each other.

摘要翻译： 存储器系统包括：控制器，被配置为提供隐藏的自动刷新命令; 以及被配置为响应于所述隐藏的自动刷新命令执行刷新操作的存储器。 控制器和存储器彼此通信，使得控制器和存储器的每个刷新地址彼此具有相同的值。