公开(公告)号：US08713349B2

公开(公告)日：2014-04-29

申请号：US13166094

申请日：2011-06-22

申请人： Sang Jin Byeon ,  Jae Bum Ko

发明人： Sang Jin Byeon ,  Jae Bum Ko

IPC分类号： G11C5/06

CPC分类号： G11C5/04 ,  G11C16/20 ,  G11C2029/4402 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2924/00014

摘要： A semiconductor apparatus may comprise: a first chip ID generation unit configured to receive an enable signal through a first through-silicon via and a clock signal through a second through-silicon via and generate a first chip ID signal and a delayed enable signal; a second chip ID generation unit configured to receive the delayed enable signal through a third through-silicon via from the first chip ID generation unit and the clock signal and generate a second chip ID signal; a first chip selection signal generation unit configured to receive the first chip ID signal and a main ID signal and generate a first chip selection signal; and a second chip selection signal generation unit configured to receive the second chip ID signal and the main ID signal and generate a second chip selection signal.

摘要翻译： 半导体装置可以包括：第一芯片ID生成单元，被配置为通过第一穿通硅通孔接收使能信号和通过第二通过硅通孔的时钟信号，并生成第一芯片ID信号和延迟使能信号; 第二芯片ID生成单元，被配置为通过来自第一芯片ID生成单元的第三通过硅通孔和时钟信号接收延迟使能信号，并生成第二芯片ID信号; 第一芯片选择信号生成单元，被配置为接收第一芯片ID信号和主ID信号，并生成第一芯片选择信号; 以及第二芯片选择信号生成单元，被配置为接收第二芯片ID信号和主ID信号，并生成第二芯片选择信号。

公开(公告)号：US08699280B2

公开(公告)日：2014-04-15

申请号：US13339062

申请日：2011-12-28

申请人： Sang Jin Byeon

发明人： Sang Jin Byeon

IPC分类号： G11C7/00 ,  G11C7/10 ,  G11C8/00

CPC分类号： G11C5/063 ,  G11C7/1048 ,  G11C7/1069

摘要： A semiconductor apparatus includes a normal data line, an auxiliary data line and a data line selection unit. The normal data line is connected with a data selection unit. The auxiliary data line is connected with the data selection unit. The data line selection unit outputs data to one of the normal data line and the auxiliary data line in response to a command signal.

摘要翻译： 半导体装置包括正常数据线，辅助数据线和数据线选择单元。 正常数据线与数据选择单元连接。 辅助数据线与数据选择单元连接。 数据线选择单元响应于命令信号将数据输出到正常数据线和辅助数据线之一。

公开(公告)号：US08489902B2

公开(公告)日：2013-07-16

申请号：US12839333

申请日：2010-07-19

申请人： Jae Bum Ko ,  Sang Jin Byeon

发明人： Jae Bum Ko ,  Sang Jin Byeon

IPC分类号： G06F1/00 ,  G06F1/12 ,  H03K19/096 ,  H03L7/00 ,  H03H11/16 ,  H03H11/26 ,  G11C5/02 ,  G11C5/06 ,  G01R13/00 ,  G01R25/00

CPC分类号： G06F1/10

摘要： A semiconductor integrated circuit includes: a plurality of chips configured to receive an external voltage. Each one of the chips detects a signal delay characteristic of the one of the chips to generate an internal voltage having a level corresponding to the signal delay characteristic.

摘要翻译： 半导体集成电路包括：被配置为接收外部电压的多个芯片。 每个芯片检测到芯片之一的信号延迟特性，以产生具有与信号延迟特性对应的电平的内部电压。

公开(公告)号：US08384447B2

公开(公告)日：2013-02-26

申请号：US13584519

申请日：2012-08-13

申请人： Sin Hyun Jin ,  Sang Jin Byeon

发明人： Sin Hyun Jin ,  Sang Jin Byeon

IPC分类号： H03L7/00

CPC分类号： H03K17/22 ,  H01L25/065 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor apparatus comprises a power-up signal generation section configured to generate a power-up signal, a driver configured to drive and output the power-up signal, and a main circuit block configured to perform predetermined functions in response to an output from the driver, wherein the power-up signal generation section and an input terminal of the driver are connected by a disconnectable element.

摘要翻译： 半导体装置包括被配置为产生上电信号的上电信号生成部，被配置为驱动和输出上电信号的驱动器，以及主电路块，被配置为响应于来自所述上电信号的输出执行预定功能 驱动器，其中所述加电信号产生部分和所述驱动器的输入端子通过可断开元件连接。

公开(公告)号：US08350362B2

公开(公告)日：2013-01-08

申请号：US12831341

申请日：2010-07-07

申请人： Sang-Jin Byeon ,  Jun-Gi Choi

发明人： Sang-Jin Byeon ,  Jun-Gi Choi

IPC分类号： H01L29/40

CPC分类号： H01L21/76879 ,  H01L23/481 ,  H01L23/5256 ,  H01L25/0657 ,  H01L2225/06527 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor integrated circuit includes: a semiconductor chip; a through-chip via passing through a conductive pattern disposed in the semiconductor chip and cutting the conductive pattern; and an insulation pattern disposed on an outer circumference surface of the through-chip via to insulate the conductive pattern from the through-chip via.

摘要翻译： 半导体集成电路包括：半导体芯片; 通过芯片穿过设置在半导体芯片中的导电图案并切割导电图案; 以及设置在贯通芯片通孔的外周面上的绝缘图案，以使导电图案与贯通芯片通孔绝缘。

公开(公告)号：US08344783B2

公开(公告)日：2013-01-01

申请号：US12970623

申请日：2010-12-16

申请人： Jae Bum Ko ,  Jong Chern Lee ,  Sang Jin Byeon

发明人： Jae Bum Ko ,  Jong Chern Lee ,  Sang Jin Byeon

IPC分类号： H03H11/26

CPC分类号： H03K5/1506 ,  H03K5/05

摘要： A delay circuit includes: a delay unit configured to receive a clock signal, delay an input signal sequentially by a predetermined time interval, and output a plurality of first delayed signals; and an option unit configured to select one of the plurality of first delayed signals based on one or more select signals, and output a second delayed signal.

摘要翻译： 延迟电路包括：延迟单元，被配置为接收时钟信号，按预定时间间隔顺序地延迟输入信号，并输出多个第一延迟信号; 以及选择单元，被配置为基于一个或多个选择信号来选择所述多个第一延迟信号中的一个，并输出第二延迟信号。

公开(公告)号：US08274856B2

公开(公告)日：2012-09-25

申请号：US12165057

申请日：2008-06-30

申请人： Sang-Jin Byeon

发明人： Sang-Jin Byeon

IPC分类号： G11C5/14

CPC分类号： G11C5/147

摘要： A semiconductor device including an internal voltage generator circuit that provides an internal voltage having a different level depending on the operation speed is provided. The semiconductor device includes an internal voltage generator circuit configured to receive operation speed information to generate an internal voltage having a different level depending on the operation speed; and an internal circuit operated using the internal voltage.

摘要翻译： 提供一种半导体器件，其包括内部电压发生器电路，其根据操作速度提供具有不同电平的内部电压。 半导体器件包括内部电压发生器电路，其被配置为接收操作速度信息以根据操作速度产生具有不同电平的内部电压; 以及使用内部电压工作的内部电路。

公开(公告)号：US08274316B2

公开(公告)日：2012-09-25

申请号：US12651018

申请日：2009-12-31

申请人： Sin Hyun Jin ,  Sang Jin Byeon

发明人： Sin Hyun Jin ,  Sang Jin Byeon

IPC分类号： H03L7/00

CPC分类号： H03K17/22 ,  H01L25/065 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor apparatus comprises a power-up signal generation section configured to generate a power-up signal, a driver configured to drive and output the power-up signal, and a main circuit block configured to perform predetermined functions in response to an output from the driver, wherein the power-up signal generation section and an input terminal of the driver are connected by a disconnectable element.

摘要翻译： 半导体装置包括被配置为产生上电信号的上电信号生成部，被配置为驱动和输出上电信号的驱动器，以及主电路块，被配置为响应于来自所述上电信号的输出执行预定功能 驱动器，其中所述加电信号产生部分和所述驱动器的输入端子通过可断开元件连接。

公开(公告)号：US08179737B2

公开(公告)日：2012-05-15

申请号：US12431981

申请日：2009-04-29

申请人： Sang Jin Byeon

发明人： Sang Jin Byeon

IPC分类号： G11C5/04

CPC分类号： G11C5/147 ,  G11C7/1045

摘要： A semiconductor memory apparatus includes an internal circuit configured to be driven by current flowing between first and second voltage nodes, and a current control unit configured to control an amount of the current in response to an operational-speed information signal.

摘要翻译： 一种半导体存储装置，包括被配置为由在第一和第二电压节点之间流动的电流驱动的内部电路，以及被配置为响应于操作速度信息信号来控制电流量的电流控制单元。

公开(公告)号：US20120104388A1

公开(公告)日：2012-05-03

申请号：US12970923

申请日：2010-12-16

申请人： Min Seok CHOI ,  Sang Jin BYEON ,  Young Jun KU

发明人： Min Seok CHOI ,  Sang Jin BYEON ,  Young Jun KU

IPC分类号： H01L23/58 ,  H01L21/30

CPC分类号： G11C29/806 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06596

摘要： Provided is a 3D stacked semiconductor integrated circuit including a plurality of chips coupled through a plurality of TSVs. A first chip among the plurality of chips is configured to detect and repair a defective TSV among the plurality of TSVs, and transmit repair information to remaining chips other than the first chip, and the remaining chips other than the first chip are configured to repair the defective TSV in response to the repair information.

摘要翻译： 提供了一种3D叠层半导体集成电路，其包括通过多个TSV耦合的多个芯片。 多个芯片中的第一芯片被配置为检测和修复多个TSV之间的缺陷TSV，并将修复信息发送到除第一芯片之外的剩余芯片，并且除第一芯片之外的其余芯片被配置为修复 有缺陷的TSV响应修复信息。