利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.014 秒)

    Decentralized master-slave control apparatus
    1.
    发明授权
    Decentralized master-slave control apparatus 失效
    分散式主从控制装置

    公开(公告)号：US4803613A

    公开(公告)日：1989-02-07

    申请号：US860430

    申请日：1986-05-07

    申请人： Masatsugu Kametani ,  Kengo Sugiyama ,  Takashi Kogawa ,  Takeshi Hanada

    发明人： Masatsugu Kametani ,  Kengo Sugiyama ,  Takashi Kogawa ,  Takeshi Hanada

    IPC分类号： G05B15/02 ,  G05B19/414 ,  G06F15/46 ,  G06F9/40 ,  G06F15/16

    CPC分类号： G05B19/4141 ,  B65G2207/14 ,  G05B2219/32052 ,  G05B2219/33156 ,  G05B2219/33342 ,  G05B2219/33344 ,  G05B2219/34367 ,  G05B2219/34418 ,  G05B2219/35243

    摘要： A control apparatus for controlling a controlled object including controlled elements comprises a host processor, a plurality of slave modules and a communication network for providing communication between the host processor and the slave modules. The host processor interprets a control program to generate commands for the controlled elements in response to demands send from the slave modules. These commands are sent via the communication network to the respective slave modules. Each slave module is allotted to a controlled element and has a processor which interprets and executes the commands for its allotted controlled element and generates a demand upon finishing the execution of a command. This demand is sent via the communication network to the host processor and causes the next command to be generated.

    摘要翻译： 用于控制受控对象的控制装置包括受控元件包括主机处理器，多个从模块和用于在主机处理器和从模块之间提供通信的通信网络。 主处理器解释控制程序以响应于从从模块发送的请求而产生受控元件的命令。 这些命令通过通信网络发送到相应的从模块。 每个从模块被分配给受控元件，并且具有处理器，其解释并执行其分配的受控元件的命令，并且在完成命令的执行时产生需求。 该需求通过通信网络发送到主机处理器，并且导致下一个命令被产生。

    Industrial robot control apparatus
    2.
    发明授权
    Industrial robot control apparatus 失效
    工业机器人控制装置

    公开(公告)号：US4965500A

    公开(公告)日：1990-10-23

    申请号：US350471

    申请日：1989-02-17

    申请人： Toru Mizuno ,  Ryuichi Hara ,  Hiroji Nishi

    发明人： Toru Mizuno ,  Ryuichi Hara ,  Hiroji Nishi

    IPC分类号： B25J9/18 ,  G05B19/414 ,  G05B19/4155

    CPC分类号： G05B19/4141 ,  G05B2219/33156 ,  G05B2219/33209 ,  G05B2219/33334 ,  G05B2219/36395

    摘要： An apparatus for controlling an industrial robot in a shared manner using a plurality of operation controllers so that the robot automatically works under the optimum load condition. When power is turned on, the operation controllers (5) to (7) connected via a common bus (1) operate their own respective initial loaders to read control data (TCB) from an external memory (3) into their own respective memories (RAM) and any one of the operation controllers (5) to (7) loads the control data (TCB) and synchronization control data in a shared memory (4). When synchronized with each other, the operation controllers (5) to (7) load the tasks from the external memory (3) in their own memories (RAM), depending upon their capabilities determined by the control data (TCB) and upon their shares of the task. Therefore, the industrial robot is controlled in a shared manner depending upon the task that is loaded.

    Robot arm controller with common bus memory
    4.
    发明授权
    Robot arm controller with common bus memory 失效
    机械臂控制器，带公共总线存储器

    公开(公告)号：US4467436A

    公开(公告)日：1984-08-21

    申请号：US314914

    申请日：1981-10-26

    申请人： Peter E. Chance ,  Mitchell Weiss

    发明人： Peter E. Chance ,  Mitchell Weiss

    IPC分类号： B25J9/18 ,  G05B19/414 ,  G05B19/42 ,  B25J9/00 ,  G06F15/46

    CPC分类号： G05B19/4141 ,  G05B2219/33156 ,  G05B2219/33209 ,  G05B2219/33337 ,  G05B2219/34044 ,  G05B2219/34069 ,  G05B2219/45083

    摘要： In a robotic apparatus having a manipulator arm including plural motors to move the arm to predetermined spatial positions and a control system for the arm, a common bus and common memory connected to the bus. The control system comprises respective microprocessor based controllers for each of the joints, microprocessor based computation means for performing the mathematical computation to control the trajectories of the arm and common microprocessor based coordinating control system for coordinating the activities of the other modular microprocessor based control system. Accessing routine is associated with the bus for providing each of the microprocessor based control system with direct, exclusive access to the bus during respective time intervals. The common memory serves as a depository for messages to and from the microprocessor based control system to enable intercommunication between the microprocessor based control system accessing the bus.

    摘要翻译： 在具有操作臂的机器人装置中，包括多个电动机以将臂移动到预定的空间位置，以及用于臂的控制系统，连接到总线的公共总线和公共存储器。 控制系统包括用于每个关节的基于微处理器的控制器，用于执行数学运算的微处理器计算装置，用于控制臂和基于微处理器的协调控制系统的轨迹，以协调另一个基于微处理器的控制系统的活动。 访问例程与总线相关联，用于在每个时间间隔内为每个基于微处理器的控制系统直接，独占地访问总线。 公共存储器用作存储器，用于从基于微处理器的控制系统发送消息，以实现基于微处理器的控制系统访问总线之间的相互通信。

    Combined two computer system
    5.
    发明授权
    Combined two computer system 失效
    组合两台电脑系统

    公开(公告)号：US5726895A

    公开(公告)日：1998-03-10

    申请号：US351419

    申请日：1994-12-15

    申请人： Tatsuro Kumakura ,  Hideyuki Hirohama

    发明人： Tatsuro Kumakura ,  Hideyuki Hirohama

    IPC分类号： B23Q15/00 ,  G05B15/02 ,  G05B19/18 ,  G05B19/414 ,  G06F13/38 ,  G06F15/16 ,  G06F15/177 ,  G06F15/00

    CPC分类号： G05B19/4148 ,  G05B2219/33156

    摘要： With reference to addresses outputted from the processor of the CNC section and the processor of the other system, the mediation circuit monitors the access condition of the work RAMs of both systems and the shared RAM. Also, when one processor accesses the work RAM of the other system, the mediation circuit sets the other processor inoperative and controls both the address and data bidirectional buffers to enable one processor to directly access the devices of the other system. When one processor accesses the shared RAM, the mediation circuit controls the bidirectional buffers so that writing or reading data into or from the shared RAM is allowed only when the other processor is not accessing the shared RAM.

    摘要翻译： PCT No.PCT / JP94 / 00659 Sec。 371日期1994年12月15日 102（e）1994年12月15日PCT PCT 1994年4月21日PCT公布。 公开号WO94 / 25908 日期1994年11月10日参考从CNC部分的处理器和另一个系统的处理器输出的地址，中介电路监视两个系统和共享RAM的工作RAM的访问条件。 此外，当一个处理器访问另一个系统的工作RAM时，中介电路将另一个处理器设置为不起作用，并控制地址和数据双向缓冲器，以使一个处理器可以直接访问另一个系统的设备。 当一个处理器访问共享RAM时，中介电路控制双向缓冲器，以便仅当另一个处理器未访问共享RAM时才允许将数据写入或从共享RAM读取数据。

    FA controller and data processing method therefor
    6.
    发明授权
    FA controller and data processing method therefor 失效
    FA控制器及其数据处理方法

    公开(公告)号：US5721722A

    公开(公告)日：1998-02-24

    申请号：US656154

    申请日：1996-05-30

    申请人： Hiroki Kato ,  Hideo Shikida ,  Toshihiko Ogiso ,  Emi Aisaka ,  Ikeno Tatsuhiro ,  Kentaro Morikami ,  Shigeki Yamada

    发明人： Hiroki Kato ,  Hideo Shikida ,  Toshihiko Ogiso ,  Emi Aisaka ,  Ikeno Tatsuhiro ,  Kentaro Morikami ,  Shigeki Yamada

    IPC分类号： G05B15/02 ,  G05B19/02 ,  G05B19/05 ,  G05B19/418 ,  G06F13/16 ,  G06F13/38

    CPC分类号： G05B19/4183 ,  G05B2219/31422 ,  G05B2219/33156 ,  Y02P90/10 ,  Y02P90/265

    摘要： A data processing apparatus and method for an FA controller is provided which permits easy collection of response data from a plurality of different types of upper or lower controllers without complicating a user program. The apparatus includes a first control unit 8 for issuing an instruction for designating an object from which data is to be collected, a second control unit 9 for exchanging data with a plurality of upper or lower controllers 3 or 31 according to the instruction, and a two-port memory 16 for facilitating the transfer of information between the first control unit and the second control unit. The second control unit receives the channel number, from which data is to be collected, and an initialization instruction or a sending and receiving instruction issued from the first control unit. The second control unit then refers to the initialization instruction and initializing conditions for each of the plurality of upper or lower controllers for each stored channel number, the instruction for the transfer of data to and from the controllers, and the data to be transmitted or received, in order to transfer data to and from the plurality of controllers and to send response data from the plurality of upper or lower controllers to the first control unit via the two-port memory.

    摘要翻译： 提供了一种用于FA控制器的数据处理装置和方法，其允许从多个不同类型的上或下控制器容易地收集响应数据，而不会使用户程序复杂化。 该装置包括：第一控制单元8，用于发出用于指定要从其收集数据的对象的指令;第二控制单元9，用于根据该指令与多个上或下控制器3或31进行数据交换;以及 双端口存储器16，用于促进第一控制单元和第二控制单元之间的信息传送。 第二控制单元接收从其收集数据的信道号，以及从第一控制单元发出的初始化指令或发送和接收指令。 第二控制单元然后参考每个存储的频道号的多个上或下控制器中的每一个的初始化指令和初始化条件，用于向控制器传输数据和从控制器传送数据的指令以及要发送或接收的数据 为了将数据传送到多个控制器并从多个控制器传送数据，并且经由双端口存储器将响应数据从多个上或下控制器发送到第一控制单元。

    Monitoring method and apparatus using a programmable logic controller
    7.
    发明授权
    Monitoring method and apparatus using a programmable logic controller 失效
    使用可编程逻辑控制器的监控方法和装置

    公开(公告)号：US5615104A

    公开(公告)日：1997-03-25

    申请号：US413640

    申请日：1995-03-30

    申请人： Shigeharu Takai ,  Hideo Shikida ,  Hiroki Kato ,  Tatsuhiro Ikeno

    发明人： Shigeharu Takai ,  Hideo Shikida ,  Hiroki Kato ,  Tatsuhiro Ikeno

    IPC分类号： G05B19/02 ,  G05B19/042 ,  G05B19/048 ,  G05B19/05 ,  G05B19/18 ,  G05B19/4063 ,  G05B23/02 ,  G05B15/00

    CPC分类号： G05B19/0428 ,  G05B19/4063 ,  G05B2219/33156

    摘要： A method for monitoring the operation of a plurality of programmable devices in a system which controls the programmable devices, and corresponding apparatus for monitoring the same. The employs two CPUs. One of the CPUs is controlled to communicate with the programmable logic controller of the system, specifically, to process devices read from the PLC, and to return the result to a two-port memory. The other CPU is controlled to read the result from the two-port memory and display it on the CRT, thus enabling a monitor display, which displays the operation of the programmable device, to have a fast response time.

    摘要翻译： 一种用于监视控制可编程设备的系统中的多个可编程设备的操作的方法，以及用于监视可编程设备的相应设备。 采用两个CPU。 其中一个CPU被控制以与系统的可编程逻辑控制器通信，特别是处理从PLC读取的设备，并将结果返回到双端口存储器。 控制另一个CPU读取双端口存储器的结果并将其显示在CRT上，从而使显示可编程器件操作的监视器显示具有快速的响应时间。

    Arbitration system using centralized and decentralized arbitrators to access local memories in a multi-processor controlled machine tool
    8.
    发明授权
    Arbitration system using centralized and decentralized arbitrators to access local memories in a multi-processor controlled machine tool 失效
    仲裁系统使用集中式和分散式仲裁员在多处理器控制的机床中访问本地存储器

    公开(公告)号：US4760521A

    公开(公告)日：1988-07-26

    申请号：US799174

    申请日：1985-11-18

    申请人： James E. Rehwald ,  Martin L. Wilson

    发明人： James E. Rehwald ,  Martin L. Wilson

    IPC分类号： G05B19/414 ,  G06F13/18 ,  G06F15/16 ,  G06F13/00

    CPC分类号： G06F13/18 ,  G05B19/4141 ,  G05B2219/33156 ,  G05B2219/33167 ,  G05B2219/33337 ,  G05B2219/34193 ,  G05B2219/34196

    摘要： An arbitration system for a machine tool control has multiple processors and a local memory associated with each processor. The arbitration system allows one processor to access data stored in a foreign memory, i.e. the local memory of a second processor so that the time required for one processor to gain access to data used by another processor is relatively short. The system includes an external arbitration control which arbitrates requests for access to a foreign memory from each of the processors. The system also includes a plurality of local arbitrators each associated with a particular processor to arbitrate requests for access to its processor's bus and memory from a plurality of users including the external arbitration control, a DRAM controller and a direct memory access controller.

    摘要翻译： 用于机床控制的仲裁系统具有多个处理器和与每个处理器相关联的本地存储器。 仲裁系统允许一个处理器访问存储在外部存储器中的数据，即第二处理器的本地存储器，使得一个处理器获得对另一处理器使用的数据的访问所需的时间相对较短。 该系统包括外部仲裁控制，其仲裁从每个处理器访问外部存储器的请求。 该系统还包括多个本地仲裁器，每个本地仲裁器与特定处理器相关联，以从包括外部仲裁控制，DRAM控制器和直接存储器访问控制器的多个用户仲裁访问其处理器总线和存储器的请求。