公开(公告)号：WO2012013888A1

公开(公告)日：2012-02-02

申请号：PCT/FR2011/051683

申请日：2011-07-13

申请人： INSTITUT NATIONAL des SCIENCES APPLIQUEES DE LYON ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE ,  TOURNIER, Dominique ,  BROSSELARD, Pierre ,  CHEVALIER, Florian

发明人： TOURNIER, Dominique ,  BROSSELARD, Pierre ,  CHEVALIER, Florian

IPC分类号： H01L29/812 ,  H01L29/808 ,  H01L29/78 ,  H01L29/872 ,  H01L29/06 ,  H01L29/16

CPC分类号： H01L29/8124 ,  H01L27/095 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/7828 ,  H01L29/7832 ,  H01L29/8083 ,  H01L29/8122 ,  H01L29/872

摘要： Cette structure comporte un substrat (1) de type n, présentant une face inférieure (10) et une face supérieure (11), un drain (D) en contact avec la face inférieure (10) du substrat (1), une première région semi-conductrice (2), de type n, présentant une surface supérieure (21) munie d'une zone de contact (210), une source (S) en contact avec la zone de contact (210), une deuxième région semi-conductrice (3), de type p, agencée à l'intérieur de la première région semi-conductrice (2) et délimitant un premier et un second canal de conduction (C1, C2) entre le drain et la source, et est remarquable en ce qu'elle comporte une première et une seconde grille (G1, G2) métalliques présentant chacune une portion (40, 71) en contact avec la première région semi-conductrice (2) de manière à former une jonction de type Schottky.

摘要翻译： 本发明涉及一种包括具有底表面（10）和顶表面（11）的n型衬底（1），与衬底（1）的底表面（10）接触的漏极（D））的结构， 第一n型半导体区域（2）具有设置有接触区域（210）的顶表面（21），与接触区域（210）接触的源极（S）和布置在第一p型半导体区域 在所述第一半导体区域（2）的内部并且限定所述漏极和源极之间的第一和第二导电沟道（C1，C2），其特征在于，所述结构包括第一和第二金属光栅（G1，G2） （40,71）与第一半导体区域（2）接触以形成肖特基结。

公开(公告)号：WO2012002999A1

公开(公告)日：2012-01-05

申请号：PCT/US2011/001167

申请日：2011-07-01

申请人： NORTHROP GRUMMAN SYSTEMS CORPORATION ,  VELIADIS, John, V.

发明人： VELIADIS, John, V.

IPC分类号： H01L29/06 ,  H01L21/331

CPC分类号： H01L29/66068 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/6631 ,  H01L29/732

摘要： Semiconductor devices with multiple floating guard ring edge termination structures and methods of fabricating same are disclosed. A method for fabricating guard rings in a semiconductor device that includes forming a mesa structure on a semiconductor layer stack, the semiconductor stack including two or more layers of semiconductor materials including a first layer and a second layer, said second layer being on top of said first layer, forming trenches for guard rings in the first layer outside a periphery of said mesa, and forming guard rings in the trenches. The top surfaces of said guard rings have a lower elevation than a top surface of said first layer.

摘要翻译： 公开了具有多个浮动保护环边缘终端结构的半导体器件及其制造方法。 一种在半导体器件中制造保护环的方法，包括在半导体层堆叠上形成台面结构，所述半导体堆叠包括两层或更多层包括第一层和第二层的半导体材料，所述第二层位于所述 第一层，在所述台面的外围的第一层中形成保护环的沟槽，并在沟槽中形成保护环。 所述保护环的顶表面具有比所述第一层的顶表面更低的高度。

公开(公告)号：WO2011162243A1

公开(公告)日：2011-12-29

申请号：PCT/JP2011/064141

申请日：2011-06-21

申请人： ザ ユニバーシティ オブ シェフィールド ,  株式会社パウデック ,  中島 昭 ,  エカナス マダシル シャンカラ ナラヤナン ,  住田 行常 ,  河合 弘治

发明人： 中島　昭 ,  エカナス　マダシル　シャンカラ　ナラヤナン ,  住田　行常 ,  河合　弘治

IPC分类号： H01L21/338 ,  H01L29/06 ,  H01L29/41 ,  H01L29/47 ,  H01L29/778 ,  H01L29/80 ,  H01L29/812 ,  H01L29/861 ,  H01L29/872

CPC分类号： H01L29/78 ,  H01L29/0619 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/42316 ,  H01L29/66219 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/861 ,  H01L29/872

摘要： 　分極接合の利用により、伝導チャネルの局部に発生するピーク電界を根本的に緩和し、高耐圧化と同時に、電流コラプスの発生を実用的レベルでなくし、低損失ＧａＮ系半導体素子を容易に実現する。　半導体素子は、Ｃ面サファイア基板などのベース基板上に順次積層されたＩｎ z Ｇａ 1-z Ｎ層１１（０≦ｚ＜１）、Ａｌ x Ｇａ 1-x Ｎ層１２（０＜ｘ＜１）、Ｉｎ y Ｇａ 1-y Ｎ層１３（０≦ｙ＜１）およびｐ型Ｉｎ w Ｇａ 1-w Ｎ層１４（０≦ｗ＜１）を有する。非動作時において、Ａｌ x Ｇａ 1-x Ｎ層１２とＩｎ y Ｇａ 1-y Ｎ層１３との間のヘテロ界面の近傍の部分におけるＩｎ y Ｇａ 1-y Ｎ層１３に２次元正孔ガス１５が形成され、かつ、Ｉｎ z Ｇａ 1-z Ｎ層１１とＡｌ x Ｇａ 1-x Ｎ層１２との間のヘテロ界面の近傍の部分におけるＩｎ z Ｇａ 1-z Ｎ層１６に２次元電子ガス１６が形成される。

摘要翻译： 公开了一种低损耗的氮化镓半导体元件，其从根本上简化导体通道局部产生的峰值电场，同时增加弹性并消除在实际水平上的电流塌陷，并且通过使用极化键容易地实现。 半导体元件包括InzGal-zN层（11）（其中0 = z = 1），Al x Ga 1-x N层（12）（其中0 yGa1-yN层（13）（其中0 = y wGa1-xN层（14 ）（其中0 = w <1），它们依次层叠在诸如C面蓝宝石衬底的基底衬底上，当不可操作时，在InyGa1- yN层（13），Al x Ga 1-x N层（12）和In y Ga 1-y N层（13）的异质界面附近，并且在InzGal-zN层（11）的一部分上形成二维电子气 ）在InzGal-zN层（11）和Al x Ga 1-x N层（12）的异质界面附近。

公开(公告)号：WO2011143848A1

公开(公告)日：2011-11-24

申请号：PCT/CN2010/075849

申请日：2010-08-10

申请人： 电子科技大学 ,  罗小蓉 ,  乌德雷亚·弗罗林

发明人： 罗小蓉 ,  乌德雷亚·弗罗林

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/43 ,  H01L27/12

CPC分类号： H01L29/7813 ,  H01L27/1203 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7809 ,  H01L29/7812

公开(公告)号：WO2011141981A1

公开(公告)日：2011-11-17

申请号：PCT/JP2010/057874

申请日：2010-05-10

申请人： 株式会社日立製作所 ,  望月 和浩 ,  横山 夏樹

发明人： 望月　和浩 ,  横山　夏樹

IPC分类号： H01L29/861 ,  H01L21/3205 ,  H01L23/52 ,  H01L29/06 ,  H01L29/47 ,  H01L29/872

CPC分类号： H01L29/0619 ,  H01L29/6606 ,  H01L29/861 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

摘要： 　複数の間隔を持って形成されるフローティングガードリングにおけるアクセプタ濃度を不均一とし、表面側での最大アクセプタ濃度を基板側アクセプタ濃度よりも高くすることにより、炭化珪素と絶縁膜の間に存在する正電荷の影響を受けにくくし製造ごとに変動する課題を解決した。

摘要翻译： 通过使多个间隔形成的浮动保护环中的受主浓度不均匀并使最大表面受主浓度高于基板侧受主浓度，从而降低影响，解决了生产变化的问题 存在于碳化硅和绝缘膜之间的正电荷。

公开(公告)号：WO2011024842A1

公开(公告)日：2011-03-03

申请号：PCT/JP2010/064349

申请日：2010-08-25

申请人： サンケン電気株式会社 ,  松田 成修

发明人： 松田　成修

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/0619 ,  H01L29/0638 ,  H01L29/407 ,  H01L29/7397

摘要： 　半導体装置（１００）において、第１導電型を有する第１の半導体層（１）と、第１の半導体層の表面に島状に形成され、且つ、第１導電型とは異なる第２導電型を有する第２の半導体層（２）と、第２の半導体層の表面に島状に形成され、且つ、第１導電型を有する第３の半導体層（３）と、第２の半導体層と第３の半導体層とを貫通して第１の半導体層の内部に達する複数のゲートトレンチ（１１）とを有するセル領域と、セル領域の周囲において、第２の半導体層及び第３の半導体層を貫通し、第１の半導体層内に達する複数の外周トレンチ（１４）と、第１の半導体層の表面に島状に形成され、且つ、第１導電型を有する終端層（６）と、を有する外周領域とを備え、第１の半導体層、第２の半導体層、第３の半導体層及び終端層を有し、第１の半導体層の表面側において第１の半導体層が表面に露出されない半導体基体１０を更に備える。

摘要翻译： 公开了一种包括半导体基底（10）的半导体器件（100），该半导体基底（10）包括包含第一导电类型的第一半导体层（1）的单元区域，以及形成在第 第一半导体层为岛状，具有与第一导电型不同的第二导电型，形成在岛状的第二半导体层的表面的第三半导体层（3）具有 第一导电类型和穿过第二半导体层和第三半导体层并到达第一半导体层的内部的多个栅极沟槽（11），以及围绕该单元区域并且包含多个 穿过第二半导体层和第三半导体层并到达第一半导体层的内部的外围沟槽（14） 形成在岛状的第一半导体层的表面中并具有第一导电类型的端层（6）。 在半导体基底（10）中，第一半导体层，第二半导体层，第三半导体层和端层不会从第一半导体层的正面上的第一半导体层的表面露出。

公开(公告)号：WO2011015393A1

公开(公告)日：2011-02-10

申请号：PCT/EP2010/058060

申请日：2010-06-09

申请人： ROBERT BOSCH GMBH ,  QU, Ning ,  GOERLACH, Alfred

发明人： QU, Ning ,  GOERLACH, Alfred

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/06

CPC分类号： H01L29/872 ,  H01L29/0619 ,  H01L29/66143

摘要： Es wird eine Halbleiteranordnung mit einer Trench-Junction-Barrier-Schottky-Diode (TJBS) mit integrierter PN-Diode als Klammerelement, die sich insbesondere als Z-Diode mit einer Durchbruchspannung von ca. 20V zum Einsatz in Kfz-Generatorsystem eignet, beschrieben. Dabei besteht die TJBS aus einer Kombination von Schottky-Diode und PN-Diode. Für die Durchbruchspannungen gilt, dass die Durchbruchspannung der PN-Diode BV_pn niedriger ist als die Durchbruchspannung der Schottky-Diode BV_schottky . Daher kann die Halbleiteranordnung mit hohen Strömen im Durchbruch betrieben werden.

摘要翻译： 它是具有沟槽结势垒肖特基二极管（TJBS）集成PN二极管作为夹紧元件，其特别适合作为具有约20V用于描述汽车发电机系统一起使用的击穿电压的齐纳二极管的半导体器件。 有肖特基二极管和PN二极管的组合的TJBS。 它适用于击穿电压，该PN二极管的击穿电压BV_pn大于肖特基二极管BV_schottky的击穿电压低。 因此，半导体器件可以在突破高的电流来操作。

公开(公告)号：WO2011013380A1

公开(公告)日：2011-02-03

申请号：PCT/JP2010/004826

申请日：2010-07-29

申请人： FUJI ELECTRIC SYSTEMS CO., LTD. ,  NIIMURA, Yasushi ,  WATANABE, Sota ,  TAKAHASHI, Hidenori ,  FUJIMOTO, Takumi ,  NISHIMURA, Takeyoshi ,  WAKABAYASHI, Takamasa

发明人： NIIMURA, Yasushi ,  WATANABE, Sota ,  TAKAHASHI, Hidenori ,  FUJIMOTO, Takumi ,  NISHIMURA, Takeyoshi ,  WAKABAYASHI, Takamasa

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7811 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7395 ,  H01L29/7802

摘要： A screen oxide film is formed on an n - drift layer (2) that is disposed on an anterior side of an n-type low-resistance layer (1), and a nitride film is formed on the screen oxide film. The nitride film is photo-etched using a first mask and thereby, a nitride shielding film (61) is formed. N-type impurity ions at a concentration higher than that of the n - drift layer are implanted through the nitride shielding film (61) from an anterior side of a semiconductor substrate and are thermally diffused and thereby, an n counter layer (7) is formed. The screen oxide film is removed. A gate oxide film (3a) is formed. A gate electrode (9) is formed on the gate oxide film (3a). P-type impurity ions are implanted from the anterior side of the semiconductor substrate using the gate electrode (9) and the nitride shielding film (61) as a mask and thereby, p - well regions (10) are formed. N-type impurity ions are implanted from the anterior side of the semiconductor substrate using the gate electrode (9) and the nitride shielding film (61) as a mask and thereby, n source regions (11) are formed.

摘要翻译： 在设置在n型低电阻层（1）的前侧的n漂移层（2）上形成荧光体氧化膜，在该荧光体氧化膜上形成氮化膜。 使用第一掩模对氮化物膜进行光蚀刻，从而形成氮化物屏蔽膜（61）。 浓度高于n-漂移层的N型杂质离子从半导体衬底的前侧通过氮化物屏蔽膜（61）注入并被散热，从而n对准层（7）为 形成。 去除屏幕氧化膜。 形成栅氧化膜（3a）。 栅电极（9）形成在栅氧化膜（3a）上。 使用栅电极（9）和氮化物屏蔽膜（61）作为掩模，从半导体衬底的前侧注入P型杂质离子，从而形成p-阱区（10）。 使用栅电极（9）和氮化物屏蔽膜（61）作为掩模，从半导体衬底的前侧注入N型杂质离子，从而形成n个源区（11）。

公开(公告)号：WO2010082272A1

公开(公告)日：2010-07-22

申请号：PCT/JP2009/006776

申请日：2009-12-11

申请人： 日本電気株式会社 ,  岡本康宏 ,  安藤裕二 ,  中山達峰 ,  大田一樹 ,  井上隆 ,  宮本広信 ,  遠藤一臣

发明人： 岡本康宏 ,  安藤裕二 ,  中山達峰 ,  大田一樹 ,  井上隆 ,  宮本広信 ,  遠藤一臣

IPC分类号： H01L29/80 ,  H01L21/338 ,  H01L29/06 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC分类号： H01L29/402 ,  H01L29/0619 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/7787

摘要： 　逆阻止特性と低オン抵抗とを両立可能な半導体装置を提供する。本発明に係る半導体装置は、チャネル層を含む第１半導体層と、前記第１半導体層上に形成されたソース電極と、前記第１半導体層上において、前記ソース電極と離間して形成されたドレイン電極と、前記第１半導体層上において、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、を備える。前記ドレイン電極は、前記第１半導体層との間の逆電流が阻止された第１ドレイン領域と、前記第１ドレイン領域よりも前記ゲート電極から離れて形成され、かつ、前記第１ドレイン領域よりも前記第１半導体層との間の抵抗が低い第２ドレイン領域と、を含む。

摘要翻译： 提供了能够同时满足反向阻挡特性和低导通电阻的半导体器件。 半导体器件由包含沟道层的第一半导体层构成; 源极，形成在所述第一半导体层上; 与所述第一半导体层上的所述源电极间隔开的漏电极; 以及形成在第一半导体层上的源电极和漏电极之间的栅电极。 漏电极包含第一漏极区域，其中漏电极和第一半导体层之间的反向电流被阻挡，以及形成在比第一漏极区域更远离栅电极的距离处的第二漏极区域，其中电阻 漏电极和第一半导体层之间的电位低于第一漏区。

公开(公告)号：WO2010077510A2

公开(公告)日：2010-07-08

申请号：PCT/US2009/066118

申请日：2009-11-30

申请人： FAIRCHILD SEMICONDUCTOR CORPORATION ,  YEDINAK, Joseph, A. ,  CHALLA, Ashok

发明人： YEDINAK, Joseph, A. ,  CHALLA, Ashok

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0634 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/872 ,  H01L29/8725

摘要： Exemplary power semiconductor devices with features providing increased breakdown voltage and other benefits are disclosed.