ELEKTRONISCHES BAUELEMENT FÜR IDENTIFIKATIONSMARKEN
    4.
    发明申请
    ELEKTRONISCHES BAUELEMENT FÜR IDENTIFIKATIONSMARKEN 审中-公开
    电子元件数识别BRANDS

    公开(公告)号:WO2005004046A1

    公开(公告)日:2005-01-13

    申请号:PCT/DE2004/001374

    申请日:2004-06-30

    CPC classification number: G06K19/0723

    Abstract: Ein elektronisches Bauelement (100), welches mittels einer Wechselspannung betreibbar ist, weist mindestens einen Eingang (103-105), mindestens einen Ausgang (106-108) und ein Paar von funktionsgleichen elektronischen Teil-Bauelementen (101, 102) auf, wobei der mindestens eine Eingang (103-105) des elektronischen Bauelements mit einem jeweiligen Eingang der beiden funktionsgleichen elektronischen Teil-Bauelementen (101, 102) gekoppelt ist und wobei der mindestens eine Ausgang (106-108) des elektronischen Bauelements (100) mit einem jeweiligen Ausgang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist. Ferner ist das elektronische Bauelement (100) derart eingerichtet, dass am mindestens einen Ausgang während einer ersten Halbwelle einer Wechselspannung nur ein Ausgangsignal eines ersten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist, wohingegen während der zweiten Halbwelle der Wechselspannung nur ein Ausgangsignal des zweiten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist.

    Abstract translation: 一种电子部件(100),其由交流电压的装置可操作,具有至少一个输入端(103-105),至少一个输出(106-108)和一对功能上等同的电子子部件(101,102),其中,所述 到两个功能相同的电子部件装置(101,102)的相应输入端的电子元件中的至少一个输入端(103-105)耦合,并且其中所述电子元件(100)的至少一个输出(106-108),以各自的输出 被耦合到两个功能相同的电子部件装置。 此外,电子设备(100)被布置成使得所述AC电压仅在一对功能上等同的电子部件装置中的第一部分部件的输出的第一半周期期间的输出至少可以在AC电压的第二个半波期间被分接,而只有 可以挖掘在一对功能上等同的电子部件装置中的所述第二子组件的输出信号。

    MAGNETORESISTIVE MEMORY HAVING IMPROVED INTERFERENCE IMMUNITY
    7.
    发明申请
    MAGNETORESISTIVE MEMORY HAVING IMPROVED INTERFERENCE IMMUNITY 审中-公开
    具有增强抗干扰磁阻存储器

    公开(公告)号:WO0019441A2

    公开(公告)日:2000-04-06

    申请号:PCT/DE9903135

    申请日:1999-09-29

    CPC classification number: G11C11/16 H01L27/222

    Abstract: The invention relates to a magnetoresistive memory having improved interference immunity while keeping the chip surface small. Interference immunity is improved by arranging word lines vertically between two complementary bit lines. Also, a magnetoresistive memory system of a regular cell is provided between a bit line and a word line, and a pertaining magnetoresistive layer system of a complementary memory cell is provided between the complementary bit line and the word line.

    Abstract translation: 本申请的主题涉及一种磁阻存储器,其中,在低的芯片面积,从而提高了抗噪声能力,实现在两个互补的位线之间垂直地设置线这个词,和一个位线和字线,常规小区的和互补的位线之间的磁电阻存储器系统之间,并且 字线提供一个互补的存储器单元的相关联的磁阻层系统。

    THRESHOLD LOGIC WITH IMPROVED SIGNAL-TO-NOISE RATIO
    8.
    发明申请
    THRESHOLD LOGIC WITH IMPROVED SIGNAL-TO-NOISE RATIO 审中-公开
    具有改进的信噪比的阈值逻辑

    公开(公告)号:WO1997033372A1

    公开(公告)日:1997-09-12

    申请号:PCT/DE1997000355

    申请日:1997-02-27

    CPC classification number: G06F7/53 G06F2207/4826 H03K19/0027 H03K19/0813

    Abstract: The subject of the application concerns threshold logic in which a non-inverting circuit branch (S) and an inverting circuit branch (S') are connected with at least one comparative weighting circuit (BC, BS), where the non-inverting circuit branch and the inverting circuit branch preferably are constructed alike and, in each case, contain at least one neuron transistor (NT1, NT1'), and where the corresponding neuron transistor gates in the non-inverting and the inverting circuit branches are activated inversely to one another.

    Abstract translation: 本申请的主题涉及一种阈值的逻辑,其中,一个非反相电路分支(S)和反相电路分支(S“)与至少一个比较点评局部电路(BC,BS)被连接时,其中该非反相电路分支和反相电路分支优选地是相同的结构,并且分别具有至少 一个神经晶体管(NT1 NT1“)和包含相应的神经晶体管栅极中的非反相和在电路分支彼此反相成反比驱动。

    SEMICONDUCTOR NEURON WITH VARIABLE INPUT WEIGHTS
    10.
    发明申请
    SEMICONDUCTOR NEURON WITH VARIABLE INPUT WEIGHTS 审中-公开
    半导体EURON变量输入权系数

    公开(公告)号:WO1997027632A1

    公开(公告)日:1997-07-31

    申请号:PCT/DE1996002449

    申请日:1996-12-18

    CPC classification number: H01L29/7881 G06N3/0635

    Abstract: The invention concerns a semiconductor neuron in which input electrodes are coupled capacitively to a floating gate (FG) of which the potential controls the current of a MOSFET (NT), and in which a respective neuron input (E1 ... E4) can be connected to partial electrodes (1 ... 7) of a respective input electrode such that the entire surface of the partial electrodes connected to the respective neuron input corresponds to a respective weight of the neuron input. The invention combines the high processing speed of a hardware neuron with the flexibility of a software neuron.

    Abstract translation: 本申请的主题涉及一种半导体神经元,在具有浮栅(FG)输入电极,其电势控制的MOS场效应晶体管(NT)的电流被电容耦合,并在其中相应的神经元输入(E1 ... E4)具有部分电极(1 ... 7)的相应输入电极可连接,所连接的到相应的输入神经元的总面积对应于神经元输入的每个重量的电极的一部分。 登录项结合了软件神经元的柔韧性的硬件神经元的高处理速度。

Patent Agency Ranking