利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.012 秒)

    CIRCUIT AND METHOD FOR MONITORING CORRELATED ELECTRON SWITCHES
    3.
    发明申请
    CIRCUIT AND METHOD FOR MONITORING CORRELATED ELECTRON SWITCHES 审中-公开
    用于监测相关电子开关的电路和方法

    公开(公告)号：WO2017060687A1

    公开(公告)日：2017-04-13

    申请号：PCT/GB2016/053082

    申请日：2016-10-04

    申请人： ARM LTD

    发明人： SANDHU, Bal S. ,  AITKEN, Robert ,  LATTIMORE, George

    IPC分类号： G11C13/00 ,  G11C29/02

    CPC分类号： H03K17/687 ,  G11C13/004 ,  G11C29/026 ,  G11C29/028 ,  G11C2013/0045 ,  G11C2013/0054 ,  G11C2029/0409

    摘要： A monitoring circuit for a CES element is provided. The circuit includes a control circuit and an output circuit. The control circuit is configured to vary a control signal provided to the CES element. The control signal may be varied for determining an impedance state of the CES element. The output circuit provides an output signal dependent on the determined impedance state of the CES element.

    摘要翻译： 提供了一种用于CES元件的监视电路。 电路包括控制电路和输出电路。 控制电路被配置为改变提供给CES元件的控制信号。 可以改变控制信号以确定CES元件的阻抗状态。 输出电路提供取决于所确定的CES元件的阻抗状态的输出信号。

    AN APPARATUS AND METHOD FOR OBFUSCATING POWER CONSUMPTION OF A PROCESSOR
    4.
    发明申请
    AN APPARATUS AND METHOD FOR OBFUSCATING POWER CONSUMPTION OF A PROCESSOR 审中-公开
    一种消除处理器功率消耗的装置和方法

    公开(公告)号：WO2017216522A1

    公开(公告)日：2017-12-21

    申请号：PCT/GB2017/051681

    申请日：2017-06-09

    申请人： ARM LTD

    发明人： SANDHU, Bal S. ,  LATTIMORE, George McNeil ,  VINEYARD, Carl Wayne

    IPC分类号： G09C1/00 ,  H04L9/00

    CPC分类号： G06F21/75 ,  G09C1/00 ,  H04L9/003 ,  H04L2209/125

    摘要： An apparatus for obfuscating power consumption associated with one or more operations of a logic circuitry of a processor. The apparatus comprises counterbalance circuitry configured to provide a second power consumption to directly counterbalance the power consumption associated with the one or more operations of the logic circuitry. The second power consumption varies inversely with the power consumption associated with the one or more operations of the logic circuitry. The apparatus further comprises header circuitry configured to enable a common node to vary in voltage corresponding to the one or more operations of the logic circuitry. The counterbalance circuitry and the header circuitry are each coupled to the logic circuitry at the common node.

    摘要翻译： 一种用于模糊与处理器的逻辑电路的一个或多个操作相关联的功耗的装置。 该装置包括配置为提供第二功率消耗以直接平衡与逻辑电路的一个或多个操作相关联的功耗的平衡电路。 第二功耗与逻辑电路的一个或多个操作相关联的功耗相反地变化。 该设备进一步包括报头电路，其被配置为使公共节点能够改变对应于逻辑电路的一个或多个操作的电压。 平衡电路和标题电路每个都连接到公共节点上的逻辑电路。

    MEMORY WRITE DRIVER, METHOD AND SYSTEM
    5.
    发明申请
    MEMORY WRITE DRIVER, METHOD AND SYSTEM 审中-公开
    存储器写入驱动器，方法和系统

    公开(公告)号：WO2017025764A1

    公开(公告)日：2017-02-16

    申请号：PCT/GB2016/052522

    申请日：2016-08-12

    申请人： ARM LTD

    发明人： SANDHU, Bal S. ,  PIETRZYK, Cezary ,  LATTIMORE, George McNeil

    IPC分类号： G11C13/00

    CPC分类号： G11C13/0069 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/003 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/15

    摘要： Disclosed are methods, systems and devices for operation of non-volatile memory devices. A non-volatile memory device may be placed in any one of multiple memory states in a write operation by controlling a current and a voltage applied to terminals of the non-volatile memory device. For example, a write operation may apply a programming signal across terminals of the non-volatile memory device having a particular current and a particular voltage for placing the non-volatile memory device in a particular memory state.

    摘要翻译： 公开了用于操作非易失性存储器件的方法，系统和设备。 通过控制施加到非易失性存储器件的端子的电流和电压，可以在写入操作中将多个存储器状态中的任意一个置于非易失性存储器件中。 例如，写入操作可以在具有特定电流和特定电压的非易失性存储器件的端子之间施加编程信号，以将非易失性存储器件置于特定存储器状态。

    MONITORING CIRCUIT AND METHOD
    7.
    发明申请
    MONITORING CIRCUIT AND METHOD 审中-公开

    公开(公告)号：WO2018096317A1

    公开(公告)日：2018-05-31

    申请号：PCT/GB2017/053446

    申请日：2017-11-16

    申请人： ARM LTD

    发明人： SAVANTH, Parameshwarappa Anand Kumar ,  SANDHU, Bal S. ,  MYERS, James Edward ,  WEDDELL, Alexander Stewart Weddell ,  FLYNN, David Walter

    IPC分类号： G06F1/28

    摘要： Broadly speaking, embodiments of the present techniques provide a voltage monitoring circuit for low power minimum-energy sensor nodes. The circuit comprises sensing circuitry to sense a signal having a plurality of operating signal states; a first comparator having a first input for receiving an upper threshold signal; and a second comparator having a first input for receiving a lower threshold signal, the upper and lower threshold signals defining a range which includes at least one signal state of the plurality of operating states of the signal, wherein the first and second comparators have a bias input for receiving a bias configuration setting, the bias configuration setting being selectable according to an operating signal state of the signal.

    A SENSE AMPLIFIER
    8.
    发明申请
    A SENSE AMPLIFIER 审中-公开
    一个感应放大器

    公开(公告)号：WO2017144854A1

    公开(公告)日：2017-08-31

    申请号：PCT/GB2017/050335

    申请日：2017-02-09

    申请人： ARM LTD

    发明人： SANDHU, Bal S. ,  PIETRZYK, Cezary ,  AITKEN, Robert Campbell ,  LATTIMORE, George McNeil

    IPC分类号： G11C13/00 ,  G11C7/08 ,  G11C7/06

    CPC分类号： G11C7/222 ,  G11C7/062 ,  G11C7/08 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0042 ,  G11C2013/0045 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/15 ,  H03F3/45179 ,  H03F2200/222 ,  H03F2200/471 ,  H03F2203/45044

    摘要： Broadly speaking, embodiments of the present techniques provide an amplification circuit comprising a sense amplifier and at least one Correlated Electron Switch (CES) configured to provide a signal to the sense amplifier. The sense amplifier outputs an amplified version of the input signal depending on the signal provided by the CES element. The signal provided by the CES element depends on the state of the CES material. The CES element provides a stable impedance to the sense amplifier, which may improve the reliability of reading data from the bit line, and reduce the number of errors introduced during the reading.

    摘要翻译： 概括地说，本技术的实施例提供了一种放大电路，其包括读出放大器和被配置为向读出放大器提供信号的至少一个相关电子开关（CES）。 读出放大器根据CES元件提供的信号输出放大版本的输入信号。 由CES元件提供的信号取决于CES材料的状态。 CES元件为读出放大器提供稳定的阻抗，这可以提高从位线读取数据的可靠性，并减少读取期间引入的错误数量。

    METHOD, SYSTEM AND DEVICE FOR NON-VOLATILE MEMORY DEVICE OPERATION USING QUANTUM MECHANICAL TRANSITIONS
    9.
    发明申请
    METHOD, SYSTEM AND DEVICE FOR NON-VOLATILE MEMORY DEVICE OPERATION USING QUANTUM MECHANICAL TRANSITIONS 审中-公开
    使用量子力学转换的非易失性存储器件操作的方法，系统和器件

    公开(公告)号：WO2017025763A1

    公开(公告)日：2017-02-16

    申请号：PCT/GB2016/052521

    申请日：2016-08-12

    申请人： ARM LTD

    发明人： SANDHU, Bal S. ,  PIETRZYK, Cezary ,  LATTIMORE, George McNeil

    IPC分类号： G11C13/00 ,  G11C14/00

    CPC分类号： G11C13/004 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/0069 ,  G11C14/009 ,  G11C2013/0071 ,  G11C2213/74 ,  G11C2213/79

    摘要： Disclosed are methods, systems and devices for operation of non-volatile memory devices. A non-volatile memory device may be placed in any one of multiple memory states in a write operation by controlling a current and a voltage applied to terminals of the non-volatile memory device. For example, a write operation may apply a programming signal across terminals of non-volatile memory device having a particular current and a particular voltage for placing the non-volatile memory device in a particular memory state.

    摘要翻译： 公开了用于操作非易失性存储器件的方法，系统和设备。 通过控制施加到非易失性存储器件的端子的电流和电压，可以在写入操作中将多个存储器状态中的任意一个置于非易失性存储器件中。 例如，写入操作可以在具有特定电流和特定电压的非易失性存储器件的端子之间施加编程信号，以将非易失性存储器件置于特定存储器状态。