公开(公告)号：WO2016209283A1

公开(公告)日：2016-12-29

申请号：PCT/US2015/038096

申请日：2015-06-26

申请人： INTEL CORPORATION

发明人： DASGUPTA, Sansaptak ,  THEN, Han Wui ,  RADOSAVLJEVIC, Marko ,  GARDNER, Sanaz K. ,  SUNG, Seung Hoon ,  CHAU, Robert S.

IPC分类号： H01L29/778 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7786 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/0445 ,  H01L21/8258 ,  H01L27/085 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/66462

摘要： Crystalline heterostructures including an elevated crystalline structure extending from one or more trenches in a trench layer disposed over a crystalline substrate are described. In some embodiments, an interfacial layer is disposed over a silicon substrate surface. The interfacial layer facilitates growth of the elevated structure from a bottom of the trench at growth temperatures that may otherwise degrade the substrate surface and induce more defects in the elevated structure. The trench layer may be disposed over the interfacial layer with a trench bottom exposing a portion of the interfacial layer. Arbitrarily large merged crystal structures having low defect density surfaces may be overgrown from the trenches. Devices, such as III-N transistors, may be further formed on the raised crystalline structures while silicon-based devices (e.g., transistors) may be formed in other regions of the silicon substrate.

摘要翻译： 描述了包括从设置在结晶衬底上的沟槽层中的一个或多个沟槽延伸的升高的晶体结构的晶体异质结构。 在一些实施例中，界面层设置在硅衬底表面上。 界面层有助于在生长温度下从沟槽的底部生长升高的结构，否则可能降解衬底表面并在升高的结构中引起更多的缺陷。 沟槽层可以布置在界面层之上，其中沟槽底部暴露出界面层的一部分。 具有低缺陷密度表面的任意大的合并晶体结构可能会从沟槽中长出来。 可以在凸起的晶体结构上进一步形成诸如III-N晶体管的器件，而硅基器件（例如，晶体管）可以形成在硅衬底的其它区域中。

公开(公告)号：WO2015045627A1

公开(公告)日：2015-04-02

申请号：PCT/JP2014/070558

申请日：2014-08-05

申请人： 住友電気工業株式会社

发明人： 堀井　拓

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L21/0465 ,  H01L21/02115 ,  H01L21/02252 ,  H01L21/0445 ,  H01L21/0455 ,  H01L21/046 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/872

摘要： 　炭化珪素半導体装置の製造方法は、第１の主面（Ｐ１）と第１の主面（Ｐ１）の反対側に位置する第２の主面（Ｐ２）とを有する炭化珪素基板（１００）を準備する工程（Ｓ１）と、第１の主面（Ｐ１）へ不純物をドーピングすることにより、炭化珪素基板（１００）内にドーピング領域を形成する工程（Ｓ２）と、第１の主面（Ｐ１）上に第１の保護膜（１０）を形成する工程（Ｓ３）と、第２の主面（Ｐ２）上に第２の保護膜（２０）を形成する工程（Ｓ４）と、を備え、第１の保護膜（１０）を形成する工程（Ｓ３）は、ドーピング領域を形成する工程（Ｓ２）後に行なわれ、さらに、第１の主面（Ｐ１）の少なくとも一部が第１の保護膜（１０）により覆われるとともに、第２の主面（Ｐ２）の少なくとも一部が第２の保護膜（２０）により覆われた状態でアニールを行なうことにより、ドーピング領域に含まれる不純物を活性化する工程（Ｓ５）を備える。

摘要翻译： 该制造碳化硅半导体器件的方法具有以下步骤：步骤（S1），其中在相对的方向上具有第一主表面（P1）和第二主表面（P2）的碳化硅衬底（100） 准备来自所述第一主表面（P1）的一侧; 其中所述第一主表面（P1）掺杂有杂质的步骤（S2），在所述碳化硅衬底（100）内形成掺杂区域; 在第一主面（P1）上形成有第一保护膜（10）的工序（S3）; 以及在第二主面（P2）上形成有第二保护膜（20）的工序（S4）。 其中形成第一保护膜（10）的步骤（S3）在其中形成掺杂区域的步骤（S2）之后进行。 还进行步骤（S5），其中用第一保护膜（10）覆盖的第一主表面（P1）的至少一部分进行退火，并且第二主表面（P2）的至少一部分被第二 保护膜（20），从而激活掺杂区域中的杂质。

公开(公告)号：WO2014002589A1

公开(公告)日：2014-01-03

申请号：PCT/JP2013/061600

申请日：2013-04-19

申请人： 住友電気工業株式会社

发明人： 斎藤　雄 ,  増田　健良 ,  田中　聡 ,  平塚　健ニ ,  嶋津　充 ,  神原　健司

IPC分类号： H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/1608 ,  H01L21/0445 ,  H01L21/046 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/34 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

摘要： 　炭化珪素から作られ第１の導電型を有する第１の層（１２１）が形成される。第１の層（１２１）上に位置し第１の導電型と異なる第２の導電型を有する第２の層（１２２）と、第２の層（１２２）上に位置し第１の導電型を有する第３の層（１２３）とが形成される。第２および第３の層（１２２、１２３）を形成する工程は、不純物イオン注入を行う工程と、不純物イオン注入によって注入された不純物を活性化するための熱処理を行う工程とを含む。熱処理を行う工程の後に、第３の層（１２３）および第２の層（１２２）を貫通する側壁を有し、第１の層（１２１）に至る底部を有するトレンチ（ＴＲ）が形成される。トレンチ（ＴＲ）の側壁を覆うゲート絶縁膜（２０１）が形成される。これにより、低いオン抵抗を有する炭化珪素半導体装置（５００）を提供する。

摘要翻译： 形成由具有第一导电类型的碳化硅制成的第一层（121）。 形成在第一层（121）上并且具有不同于第一导电类型的第二导电类型的第二层（122），以及设置在第二层（122）上的具有第一导电类型的第三层（123） 。 形成第二层和第三层（122,123）的步骤包括进行杂质离子注入的步骤和进行热处理的步骤，以激活通过杂质离子注入植入的杂质。 在进行热处理的步骤之后，形成具有通过第三层（123）和第二层（122）并具有到达第一层（121）的底部的侧壁的沟槽（TR）。 形成覆盖沟槽（TR）的侧壁的栅极绝缘膜（201）。 以这种方式，提供具有低导通电阻的碳化硅半导体器件（500）。

公开(公告)号：WO2012017798A1

公开(公告)日：2012-02-09

申请号：PCT/JP2011/066096

申请日：2011-07-14

申请人： 住友電気工業株式会社 ,  増田 健良

发明人： 増田　健良

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/1608 ,  H01L21/0445 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/8613 ,  Y10S438/931

摘要： 　特性の安定した高品質の半導体装置およびその製造方法を提供する。主表面を有する基板（１）と、炭化珪素層（２～５）とを備える。炭化珪素層は、基板（１）の主表面上に形成される。炭化珪素層は、主表面に対して傾斜した端面である側面を含む。側面は、炭化珪素層の結晶型が六方晶の場合には実質的に{０３－３－８}面および{０１－１－４}面のいずれか一方を含み、炭化珪素層の結晶型が立方晶の場合には実質的に{１００}面を含む。

摘要翻译： 提供一种稳定地显示其性能并且具有高质量的半导体器件以及用于制造半导体器件的工艺。 半导体器件包括具有主表面和碳化硅层（2-5）的衬底（1）。 碳化硅层形成在基板（1）的主表面上。 每个碳化硅层具有侧表面，该侧表面是相对于主表面倾斜的端面。 当每个碳化硅层为六方晶型时，侧表面基本上包含面[03-3-8]或面[01-1-4]，并且当每个碳化硅 层是立方晶型。

公开(公告)号：WO2003063214A2

公开(公告)日：2003-07-31

申请号：PCT/IB2003/000424

申请日：2003-01-21

申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES ,  LETERTRE, Fabrice ,  GHYSELEN, Bruno ,  RAYSSAC, Olivier

发明人： LETERTRE, Fabrice ,  GHYSELEN, Bruno ,  RAYSSAC, Olivier

IPC分类号： H01L21/20

CPC分类号： H01L21/76254 ,  H01L21/0445 ,  H01L21/187 ,  H01L21/7602 ,  H01L33/0012 ,  H01L33/0029

摘要： The invention propoeses processes for the preparation of an assembly (10, 12, 22, 30) based on semiconductors comprising a first layer such as a thin layer (22). A process comprises the followingsteps: form an interface layer (26) on only one (22) of the two layers, bring the layer on which the interface layer is formed and the other exposed layer into contact with each other, the interface layer (26) being chosen as a function of the material in the exposed layer to form a bonding interface that can be separated under the action of stresses applied after exposure to temperatures within a predetermined range. Application to the manufacture of substrates that can be separated from the support in the fields of electronics, optoelectronics or optics.

摘要翻译： 本发明提出了基于包括第一层例如薄层（22）的半导体制备组件（10,12,22,30）的方法。 一种方法包括以下步骤：仅在两层中的一个（22）上形成界面层（26），使其上形成有界面层的层与另一暴露层相互接触，界面层（26 ）被选择为暴露层中的材料的函数，以形成可在暴露于预定范围内的温度之后施加的应力作用下分离的结合界面。 适用于可在电子，光电子学或光学领域与支持体分离的衬底的制造。

公开(公告)号：WO2003038868A2

公开(公告)日：2003-05-08

申请号：PCT/SE2002/001961

申请日：2002-10-28

申请人： OKMETIC OYJ ,  ELLISON, Alexandre ,  SON, Nguyen, Tien ,  MAGNUSSON, Björn ,  JANZÉN, Erik

发明人： ELLISON, Alexandre ,  SON, Nguyen, Tien ,  MAGNUSSON, Björn ,  JANZÉN, Erik

IPC分类号： H01L21/00

CPC分类号： H01L21/0445 ,  C30B25/00 ,  C30B29/36

摘要： The purpose of the invention is to provide a high resistivity silicon carbide substrate with electrical properties and structural quality suitable for subsequent device manufacturing, such as for example high frequency devices, so that the devices can exhibit stable and linear characteristics and to provide a high resistivity silicon carbide substrate having a low density of structural defects and a substantially controlled uniform radial distribution of its resistivity.

摘要翻译： 本发明的目的是提供具有适于随后的器件制造的电性能和结构质量的高电阻率碳化硅衬底，例如高频器件，使得器件可以呈现稳定和线性的特性并提供高电阻率 具有低密度的结构缺陷的碳化硅衬底和其电阻率的基本受控均匀的径向分布。

公开(公告)号：WO2002092886A1

公开(公告)日：2002-11-21

申请号：PCT/US2002/014430

申请日：2002-05-08

申请人： CREE INC. ,  MUELLER, Stephan

发明人： MUELLER, Stephan

IPC分类号： C30B29/36

CPC分类号： H01L29/1608 ,  C30B23/00 ,  C30B25/00 ,  C30B29/36 ,  H01L21/0445 ,  H01L29/02

摘要： A high-resistivity silicon carbide single crystal is disclosed that includes at least one compensated dopant having an electronic energy level far enough from an edge of the silicon carbide bandgap to avoid conductive behavior, while far enough from mid-gap towards the band edge to create a greater band offset than do mid-level states when the substrate is in contact with a doped silicon carbide epitaxial layer and when the net amount of the dopant present in the crystal is sufficient to pin the Fermi level at the dopant's electronic energy level. The silicon carbide crystal has a restivity of at least 5000 ohms-centimeters at room temperature.

摘要翻译： 公开了一种高电阻率碳化硅单晶，其包括至少一种补偿的掺杂剂，其具有距碳化硅带隙边缘足够远的电子能级，以避免导电性能，同时从中间隙朝向带边缘足够远以产生 当衬底与掺杂的碳化硅外延层接触时，当晶体中存在的掺杂剂的净量足以在掺杂剂的电子能级引导费米能级时，具有比中级状态更大的带偏移。 碳化硅晶体在室温下具有至少5000欧姆 - 厘米的复制度。

公开(公告)号：WO0243112A3

公开(公告)日：2002-07-18

申请号：PCT/FR0103714

申请日：2001-11-26

申请人： SOITEC SILICON ON INSULATOR ,  LETERTRE FABRICE ,  GHYSELEN BRUNO

发明人： LETERTRE FABRICE ,  GHYSELEN BRUNO

IPC分类号： H01L33/00 ,  C30B25/02 ,  C30B25/18 ,  H01L21/04 ,  H01L21/762 ,  H01L21/20

CPC分类号： C30B25/02 ,  C30B25/18 ,  C30B29/403 ,  C30B29/406 ,  H01L21/0445 ,  H01L21/76254 ,  H01L29/1608

摘要： The invention concerns a method for making substrates, in particular for optics, electronics or optoelectronics. The method comprises steps which consist in: transferring a seed layer (2) onto a support (12) by molecular adhesion at the bonding interface; epitaxial growth of a useful layer (16) on the seed layer, and applying stresses to produce removal of the formed assembly from the seed layer (2) and the useful layer (16) relative to the support (12) at the bonding interface.

摘要翻译： 本发明涉及一种制造衬底的方法，特别是用于光学，电子学或光电子学的方法。 该方法包括以下步骤：通过在接合界面处的分子粘附将种子层（2）转移到载体（12）上; 在种子层上外延生长有用层（16），并施加应力以在接合界面处相对于支撑体（12）从种子层（2）和有用层（16）产生去除所形成的组件。

公开(公告)号：WO01045146A1

公开(公告)日：2001-06-21

申请号：PCT/EP2000/012147

申请日：2000-12-01

IPC分类号： H01L29/73 ,  H01L21/04 ,  H01L21/20 ,  H01L21/331 ,  H01L21/82 ,  H01L21/8222 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/8248 ,  H01L21/8249 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L27/095 ,  H01L29/12 ,  H01L29/161 ,  H01L29/267 ,  H01L29/78 ,  H01L29/24 ,  H01L27/07

CPC分类号： H01L21/02667 ,  H01L21/02378 ,  H01L21/02532 ,  H01L21/0445 ,  H01L21/2022 ,  H01L21/8213 ,  H01L21/823807 ,  H01L21/8249 ,  H01L29/267 ,  H01L29/66068 ,  H01L29/7802

摘要： The present invention provides semiconductor devices having at least one silicon region in a silicon carbide wafer in which is fabricated a low voltage semiconductor device and on the same chip, at least one silicon carbide region in which is fabricated a high voltage (i.e., >1000V) semiconductor device it comprises the steps of: producing a region of amorphous silicon carbide on a monocrystalline silicon carbide substrate; removing at least an effective amount of carbon from said amorphized region, preferably by subjecting at least a portion of the amorphous silicon carbide region to an etchant material which selectively removes carbon to produce a region of amorphous silicon on a monocrystalline silicon carbide substrate; and subjecting the monocrystalline substrate with at least a region of amorphous silicon to high temperature thermal anneal to produce a region of monocrystalline silicon on said monocrystalline silicon carbide substrate.

摘要翻译： 本发明提供了在碳化硅晶片中具有至少一个硅区域的半导体器件，其中制造了低电压半导体器件，并且在同一芯片上形成至少一个碳化硅区域，其中制造了高电压（即> 1000V ）半导体器件，其包括以下步骤：在单晶碳化硅衬底上产生非晶碳化硅区域; 从所述非晶化区域去除至少有效量的碳，优选通过使非晶碳化硅区域的至少一部分经受选择性地除去碳以在单晶碳化硅衬底上产生非晶硅区域的蚀刻剂材料; 以及使具有非晶硅的至少一个区域的所述单晶衬底经受高温热退火，以在所述单晶碳化硅衬底上产生单晶硅的区域。

公开(公告)号：WO00062331A2

公开(公告)日：2000-10-19

申请号：PCT/US2000/008671

申请日：2000-03-31

IPC分类号： H01L21/04 ,  H01L29/161 ,  H01L29/165 ,  H01L

CPC分类号： H01L21/0445 ,  H01L29/161 ,  H01L29/165

摘要： A semiconductor heterostructure (a) is formed by mixing the elemental semiconductor germanium (Ge) with the compound semiconductor silicon carbide (SiC) to form an alloy of silicon carbide: germanium (SiC:Ge). The alloy (SiCGe) could be used alone or in multilayered structures with other semiconductors to improve the performance of electronic and optical devices and circuits.

摘要翻译： 通过将元素半导体锗（Ge）与化合物半导体碳化硅（SiC）混合以形成碳化硅：锗（SiC：Ge）的合金，形成半导体异质结构（a）。 合金（SiCGe）可以单独使用或与其他半导体的多层结构一起使用，以改善电子和光学器件和电路的性能。