公开(公告)号：WO2017158852A1

公开(公告)日：2017-09-21

申请号：PCT/JP2016/060790

申请日：2016-03-31

Applicant: 株式会社東京精密

Inventor： 田邨　拓郎

IPC: H01L21/66

CPC classification number: H01L21/68 ,  G01R1/07307 ,  G01R31/2868 ,  G01R31/2887 ,  G01R31/2893 ,  H01L21/67763 ,  H01L22/12 ,  H01L22/20 ,  H01L22/34

Abstract: 被メンテナンス装置及び被メンテナンス装置を引き出す引出機構を備えた複数の測定部と、搬送物の搬送先の測定部にアクセス可能な位置まで移動して搬送物を搬送先の測定部内に搬送する搬送ユニットと、を備えたプローバにおいて、高精度が求められる被メンテナンス装置の位置決めの際に考慮しなくてはならないアッベ誤差を抑制する。プローバ１０は、測定部１４と、搬送ユニット１６と、メンテナンスエリアＡ２側から測定部に搬送物を装填する装填部７０と、を備え、被メンテナンス装置の引出方向と搬送物の搬送方向とが一直線状であり、測定部１４は、搬送エリアＡ１側及びメンテナンスエリアＡ２側から搬送物が装填されることが可能である。

Abstract translation:

运送目的地和多个设置有拉出机构拉出维护目标设备和所述维护装置，被传送的物体通过移动输送了可访问的位置的搬送目的地的测定单元测定部的 在探测器，其包括：输送单元，输送到测量部分，它抑制了必须考虑到在高准确度的维护装置的定位是必需的阿贝误差。 探测器10包括一个测量单元14，传送单元16，用于从所述维护区域A2侧装载输送物体在测量单元中的装载部分70，并且被输送物体的输送方向和维护装置的拉出方向是直线 并且测量单元14能够从传送区域A1的一侧和维护区域A2的一侧载入要被传送的物体。

公开(公告)号：WO2016180756A1

公开(公告)日：2016-11-17

申请号：PCT/EP2016/060286

申请日：2016-05-09

Applicant: ROBERT BOSCH GMBH

Inventor： DIETZ, Franz ,  SCHNEIDER, Daniel

IPC: H01L21/66 ,  H01L23/58

CPC classification number: H01L22/34 ,  G01R31/2607 ,  G01R31/2644 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L23/585

Abstract: Detektor (100) zur Bestimmung eines fehlerhaften Halbleiterbauelements (101) mit einem Halbleiterbauelement (101), einer Kontaktviakette (102), die lateral beabstandet zum Halbleiterbauelement (101) angeordnet ist und das Halbleiterbauelement (101) bereichsweise umschließt, einem Guardring (103), der lateral beabstandet zum Halbleiterbauelement (101) angeordnet ist und einer Auswerteeinheit (104), die auf dem Halbleiterbauelement (101) angeordnet ist, dadurch gekennzeichnet, dass die Auswerteeinheit (104) eingerichtet ist, eine elektrische Spannung an die Kontaktviakette (102) anzulegen, insbesondere eine dauerhafte elektrische Spannung, einen Widerstandswert der Kontaktviakette (102) zu erfassen und ein Ausgangssignal zu erzeugen, wenn der Widerstandswert der Kontaktviakette (102) einen Schwellenwert überschreitet.

Abstract translation: 检测器（100），用于确定有故障的半导体器件（101），其包括一个半导体器件（101），一个Kontaktviakette（102）侧向间隔开的半导体装置（101）和半导体元件（101）部分地包围，保护环（103） 从半导体器件（101）和评估单元（104）设置在半导体装置（101）上的横向间隔开，其特征在于，所述评估单元（104）被布置为将电压施加到Kontaktviakette（102） 尤其是永久的电电压来检测，该Kontaktviakette（102）的电阻值，并且如果Kontaktviakette（102）的电阻值超过阈值，以产生输出信号。

公开(公告)号：WO2016157402A1

公开(公告)日：2016-10-06

申请号：PCT/JP2015/060097

申请日：2015-03-31

Applicant: 株式会社日立国際電気

Inventor： 米田　秋彦

IPC: H01L21/02

CPC classification number: G05B19/4183 ,  G05B23/0283 ,  H01L21/02 ,  H01L21/324 ,  H01L21/67011 ,  H01L21/67253 ,  H01L21/67276 ,  H01L21/677 ,  H01L22/10 ,  H01L22/34

Abstract: 　監視対象として選定された監視項目により選定された保守部品に関して、前記保守部品の閾値を設定する設定情報、前記保守部品の監視データ、及び前記保守部品を初期化したリセット回数を含む監視情報を保持する部品管理情報を、保持するデータ収集コントローラと、少なくとも前記保守部品で構成されるユニットから収集した装置データから前記監視データを前記データ収集コントローラに転送する操作部と、を有し、前記データ収集コントローラは、前記部品管理情報に含まれる前記監視データが前記閾値に到達したことを前記操作部に通知し、前記操作部は、前記閾値に到達した監視データが生成された前記ユニットにおけるメンテナンス終了後、前記監視データを初期化する指示を前記データ収集コントローラに送信し、前記データ収集コントローラは、前記監視データを初期化して前記リセット回数をカウントアップする基板処理装置。

Abstract translation: 该基板处理装置包括：数据收集控制器，用于根据作为被监视对象选择的监视项目选择的维护部件，保持用于设定维护部件的阈值的设定信息的部件管理信息， 监视维护组件的数据，以及监视包含维护组件已被初始化的复位次数的信息; 以及操作单元，用于将从至少由维护组件构成的单元收集的设备数据的监视数据传送到数据收集控制器。 数据采集​​控制器通知操作单元包括在组件管理信息中的监视数据已经达到阈值。 在产生了达到阈值的监视数据的单元结束维护之后，操作单元向数据采集控制器发送指令以初始化监视数据，数据采集控制器初始化监视数据并增加数字 的复位时间。

公开(公告)号：WO2016140767A1

公开(公告)日：2016-09-09

申请号：PCT/US2016/016698

申请日：2016-02-05

Applicant: QUALCOMM INCORPORATED

Inventor： LIM, Sung; Kyu ,  RADOJCIC, Ratibor ,  DU, Yang

IPC: G01R31/28 ,  H01L21/66 ,  H01L23/498 ,  G01R31/3185

CPC classification number: G01R31/2851 ,  G01R19/16533 ,  G01R31/2853 ,  G01R31/318513 ,  H01L22/14 ,  H01L22/34 ,  H01L23/481 ,  H01L23/585 ,  H01L23/647 ,  H01L27/0688

Abstract: Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems are disclosed. In one aspect, a TSV crack sensor circuit is provided in which doped rings for a plurality of TSVs are interconnected in parallel such that all interconnected TSV doped rings may be tested at the same time by providing a single current into the contacts of the interconnected doped rings. In another aspect, a TSV crack sensor circuit is provided including one or more redundant TSVs. Each doped ring for a corresponding TSV is tested independently, and a defective TSV may be replaced with a spare TSV whose doped ring is not detected to be cracked. This circuit allows for correction of a compromised 3DIC by replacing possibly compromised TSVs with spare TSVs.

Abstract translation: 公开了用于检测三维（3D）集成电路（IC）（3DIC）中的TSV裂纹的穿通硅通孔（TSV）裂纹传感器以及相关方法和系统。 在一个方面，提供一种TSV裂纹传感器电路，其中用于多个TSV的掺杂环并联互连，使得所有互连的TSV掺杂环可以同时测试，通过向互连的掺杂的触点提供单个电流 戒指。 另一方面，提供包括一个或多个冗余TSV的TSV裂纹传感器电路。 用于对应的TSV的每个掺杂环被独立地测试，并且可以用未检测到其掺杂环被破裂的备用TSV来替换有缺陷的TSV。 该电路允许通过用备用TSV替换可能受损的TSV来校正受损的3DIC。

公开(公告)号：WO2015192069A1

公开(公告)日：2015-12-17

申请号：PCT/US2015/035647

申请日：2015-06-12

Applicant: PDF SOLUTIONS, INC.

Inventor： DE, Indranil ,  CIPLICKAS, Dennis, J. ,  LAM, Stephen ,  HAIGH, Jonathan ,  ROVNER, Vyacheslav, V. ,  HESS, Christopher ,  BROZEK, Tomasz, W. ,  STROLJWAS, Andrezej, J. ,  DOONG, Kelvin ,  KIBARIAN, John, K. ,  LEE, Sherry, F. ,  MICHAELS, Kimon, W. ,  STROJWAS, Marcin, A. ,  O'SULLIVAN, Conor ,  JAIN, Mehul

IPC: H01L23/58

CPC classification number: H01L22/30 ,  H01L22/12 ,  H01L22/14 ,  H01L22/34 ,  H01L27/0207

Abstract: Product ICs/wafers include additional diagnostic, test, or monitoring structures opportunistically placed in filler cell positions, within tap cells, within decap cells, within scribe line areas, and/or within dummy fill regions. Improved fabrication processes utilize data from such structure (s) in wafer disposition decisions, rework decisions, process control, yield learning, or fault diagnosis.

Abstract translation: 产品IC /晶片包括机会性放置在填充单元位置，抽头单元内，分解单元内，划线区域内和/或虚拟填充区域内的附加诊断，测试或监视结构。 改进的制造工艺利用晶片配置决定，返工决定，过程控制，产量学习或故障诊断中的这种结构的数据。

公开(公告)号：WO2014149197A1

公开(公告)日：2014-09-25

申请号：PCT/US2014/014188

申请日：2014-01-31

Applicant: KLA-TENCOR CORPORATION

Inventor： WU, Kenong ,  GAO, Lisheng ,  CHEN, Grace H. ,  SHORTT, David W.

IPC: H01L21/66

CPC classification number: G06T7/0008 ,  G01N21/8806 ,  G01N21/8851 ,  G01N21/9501 ,  G01N21/956 ,  G01N2021/8822 ,  G01N2021/8848 ,  G06T7/001 ,  G06T2207/30148 ,  H01L22/12 ,  H01L22/34

Abstract: Methods and systems for detecting defects on a wafer using defect-specific and multi-channel information are provided. One method includes acquiring information for a target on a wafer. The target includes a pattern of interest (POI) formed on the wafer and a known defect of interest (DOI) occurring proximate to or in the POI. The method also includes detecting the known DOI in target candidates by identifying potential DOI locations based on images of the target candidates acquired by a first channel of an inspection system and applying one or more detection parameters to images of the potential DOI locations acquired by a second channel of the inspection system. Therefore, the image(s) used for locating potential DOI locations and the image(s) used for detecting defects can be different.

Abstract translation: 提供了使用缺陷特定和多信道信息检测晶片上的缺陷的方法和系统。 一种方法包括获取晶片上目标的信息。 目标包括形成在晶片上的感兴趣模式（POI）和在POI附近或在POI中出现的已知感兴趣缺陷（DOI）。 该方法还包括通过基于由检查系统的第一通道获取的目标候选者的图像来识别潜在的DOI位置来检测目标候选中的已知DOI，并将一个或多个检测参数应用于由第二个所获取的潜在DOI位置的图像 检查系统通道。 因此，用于定位潜在DOI位置的图像和用于检测缺陷的图像可以不同。

公开(公告)号：WO2014143586A1

公开(公告)日：2014-09-18

申请号：PCT/US2014/020347

申请日：2014-03-04

Applicant: MICROCHIP TECHNOLOGY INCORPORATED

Inventor： YACH, Randy

IPC: H01L21/66

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor chip for process monitoring of semiconductor fabrication, has a plurality of arrays with a plurality of diodes, each diode being formed in the chip, each diode being associated with a stack with at least one horizontal interconnect (410), the stack and the diode connected in series to form a diode stack combination, wherein the horizontal interconnect has a salicided polysilicon interconnect comprising complementary doped polysilicon sections (412, 414) to form a reverse biased diode.

Abstract translation: 一种用于半导体制造的过程监测的半导体芯片，具有多个具有多个二极管的阵列，每个二极管形成在芯片中，每个二极管与具有至少一个水平互连（410）的堆叠相关联，堆叠和 二极管串联连接以形成二极管堆叠组合，其中水平互连具有包括互补掺杂多晶硅部分（412,414）的水化多晶硅互连以形成反向偏置二极管。

公开(公告)号：WO2014082438A1

公开(公告)日：2014-06-05

申请号：PCT/CN2013/076969

申请日：2013-06-08

Applicant: 杭州广立微电子有限公司

Inventor： 潘伟伟 ,  郑勇军

IPC: G01R31/26 ,  G01R19/165 ,  H01L21/66 ,  G11C29/50

CPC classification number: G01R31/2607 ,  G01R31/2601 ,  G01R31/2621 ,  G11C29/50008 ,  G11C2029/5002 ,  G11C2029/5006 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种晶体管关键参数测量的方法，尤其是涉及一种晶体管关键参数的可寻址测试电路及其测试方法。其特征在于：晶体管的饱和电流和漏电流通过不同的测量信号线分别测量。可寻址测试电路应用于多个MOS 管的测试，每个MOS管具有栅端G 、漏端D 、源端S和衬底B ，其特征在于：各MOS管的S端或D端分别连接至不同的测量信号线上。本发明测试电路的面积利用率高，在很小的晶圆面积上就能摆放很多的MOS管，而且，每一个MOS管的I dsat 、I off 都能得到非常准确的测量。

公开(公告)号：WO2013033628A1

公开(公告)日：2013-03-07

申请号：PCT/US2012/053516

申请日：2012-08-31

Applicant: RAMBUS INC. ,  VOGELSANG, Thomas ,  NG, William ,  WARE, Frederick, A.

Inventor： VOGELSANG, Thomas ,  NG, William ,  WARE, Frederick, A.

IPC: H01L23/58

CPC classification number: G11C29/04 ,  G01R31/2851 ,  G11C8/10 ,  G11C29/025 ,  H01L22/34 ,  H01L25/0657 ,  H01L2224/16146 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/10253 ,  H01L2924/1434 ,  H01L2924/00

Abstract: Embodiments generally relate to integrated circuit devices having through silicon vias (TSVs). In one embodiment, an integrated circuit (IC) device includes a field of TSVs and an address decoder that selectably couples at least one of the TSVs to at least one of a test input and a test evaluation circuit. In another embodiment, a method includes selecting one or more TSVs from a field of TSVs in at least one IC device, and coupling each selected TS V to at least one of a test input and a test evaluation circuit.

Abstract translation: 实施例通常涉及具有硅通孔（TSV）的集成电路器件。 在一个实施例中，集成电路（IC）装置包括TSV的场和地址解码器，其将至少一个TSV可选地耦合到测试输入和测试评估电路中的至少一个。 在另一实施例中，一种方法包括从至少一个IC器件中的TSV领域中选择一个或多个TSV，以及将每个选择的TS V耦合到测试输入和测试评估电路中的至少一个。

公开(公告)号：WO2011101393A1

公开(公告)日：2011-08-25

申请号：PCT/EP2011/052319

申请日：2011-02-16

Applicant: STMICROELECTRONICS S.R.L. ,  PAGANI, Alberto

Inventor： PAGANI, Alberto

IPC: H01L23/544

CPC classification number: G01R31/275 ,  G01R31/2853 ,  H01L21/76898 ,  H01L22/34 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A testing system for carrying out electrical testing of at least a through via (10) extending, at least in part, through a substrate (3) of a body (2) of semiconductor material and having a first end (10b) buried within the substrate (3) and not accessible from the outside of the body (2). The testing system has an electrical test circuit (22) integrated in the body (2) and electrically coupled to the through via (10) and to electrical-connection elements (8) carried by the body (2) for electrical connection towards the outside; the electrical test circuit (22) has a buried microelectronic structure (28) integrated in the substrate (3) so as to be electrically coupled to the first end (10b) of the through via (10), thereby closing an electrical path within the substrate (3) and enabling detection of at least one electrical parameter of the through via (10) through the electrical-connection means (8).

Abstract translation: 至少一个至少部分通过半导体材料的主体（2）的基板（3）延伸的通孔（10）进行电气测试的测试系统，并且具有埋在该半导体材料的第一端（10b）内的第一端 基板（3）并且不能从主体（2）的外部接近。 测试系统具有集成在主体（2）中并电耦合到通孔（10）的电测试电路（22）和由主体（2）承载的电连接元件（8），用于电连接到外部 ; 电测试电路（22）具有集成在基板（3）中的埋入微电子结构（28），以便电连接到通孔（10）的第一端（10b），从而封闭通孔 基板（3），并且能够通过电连接装置（8）检测通孔（10）的至少一个电参数。