-
公开(公告)号：CN113394339B
公开(公告)日：2024-04-16
申请号：CN202110184035.5
申请日：2021-02-10
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及霍尔效应感测器装置和形成霍尔效应感测器装置的方法，提供一种霍尔效应感测器装置，包括一个或多个感测器结构。各感测器结构可包括：具有第一导电类型的基层；设置在基层之上并具有与第一导电类型相反的第二导电类型的霍尔板区域；设置在霍尔板区域周围并邻接所述霍尔板区域且与基层接触的第一隔离区域；设置在所述霍尔板区域内的多个第二隔离区域；以及设置在霍尔板区域内的多个终端区域。第一隔离区域和第二隔离区域可以包括电性绝缘材料，并且各相邻对的终端区域可以通过多个第二隔离区域中的一个而彼此电性隔离。
-
公开(公告)号：CN113380771B
公开(公告)日：2023-10-27
申请号：CN202110186431.1
申请日：2021-02-10
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L23/64 , H01L21/768
摘要： 本发明涉及薄膜基半导体装置和形成薄膜基半导体装置的方法，根据各种实施例，半导体装置可包括设置在第一层间介电层内的薄膜、掩模区域和接触塞。掩模区域可设于薄膜上方，在第一层间介电层内。掩模区域可被构造成具有比第一层间介电层更高的蚀刻速率。接触塞可从第二层间介电层沿垂直轴延伸至薄膜。接触塞的底部部分可被掩模区域包围。接触塞的底部部分可包括沿至少基本上正交于垂直轴的水平面延伸的横向构件。横向构件可与薄膜接触。
-
公开(公告)号：CN116741832A
公开(公告)日：2023-09-12
申请号：CN202310251692.6
申请日：2023-03-10
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本申请涉及具有改进的击穿电压的高电压MOSFET器件，根据各种实施例，提供一种MOSFET器件。MOSFET器件可以包括衬底；第一掺杂区域，设置于衬底中；第二掺杂区域，设置于衬底中，其中，第一掺杂区域与第二掺杂区域彼此横向相邻；第三掺杂区域，设置于第一掺杂区域中；第四掺杂区域，设置于第二掺杂区域中；栅极，设置于衬底上、在第一掺杂区域与第二掺杂区域上方以及在第三掺杂区域与第四掺杂区域间；以及至少一个高电阻区域，嵌入至少第二掺杂区域中，其中，第一掺杂区域具有第一导电类型，其中，第二掺杂区域、第三掺杂区域和第四掺杂区域具有第二导电类型，其中，第一导电类型与第二导电类型不同。
-
公开(公告)号：CN116264256A
公开(公告)日：2023-06-16
申请号：CN202211412269.1
申请日：2022-11-11
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L29/36 , H01L21/329
摘要： 本发明涉及用于高压应用的装置，披露一种装置包括设置在衬底上的埋置氧化物层、设置在埋置氧化物层上的第一区域和设置在第一区域中的第一环形区域。第一环形区域包括防护环部分。所述装置还包括设置在第一环形区域中的第一终端区域、设置在第一区域中的第二环形区域和设置在第二环形区域中的第二终端区域。第一终端区域连接阳极，并且第二终端区域连接阴极。第一区域具有梯度掺杂浓度。第一区域、第二环形区域和第二终端区域具有第一导电类型，并且第一环形区域和第一终端区域具有第二导电类型。第一导电类型不同于第二导电类型。
-
公开(公告)号：CN110098217B
公开(公告)日：2023-05-09
申请号：CN201811268076.7
申请日：2018-10-29
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H10B61/00
摘要： 本发明提供具有磁性随机存取存储器(MRAM)装置的集成电路及其制造方法。在一例示实施例中，一种用于制造MRAM位单元的方法，包含：决定第一位单元与第二位单元之间的所需单元间间隔；以及对半导体衬底进行双重图案化而形成半导体鳍结构，其中，以群组的方式形成该半导体鳍结构，该群组具有已分组的半导体鳍结构之间的群组内间距以及不同于该群组内间距的相邻群组的半导体鳍结构之间的单元间间隔。该方法还包含：在该第一位单元中的该半导体鳍结构上方形成第一MRAM存储器结构；以及在该第二位单元中的该半导体鳍结构上方形成第二MRAM存储器结构。此外，该方法包含：在该第一MRAM存储器结构与该第二MRAM存储器结构之间形成该第一位单元的第一源极线。
-
公开(公告)号：CN110007396B
公开(公告)日：2020-11-17
申请号：CN201811380289.9
申请日：2018-11-20
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及用于互连与安装装置的伽玛沟槽阵列，所揭示的是具有伽玛(γ)沟槽的装置。所述γ沟槽可用于形成光纤阵列。可通过修改蚀刻掩模的阻剂特征，使用诸如RIE的干蚀刻来形成所述γ沟槽，以具有凸形弯曲侧壁。通过该干蚀刻将所述阻剂特征的轮廓转移至该衬底，以形成所述γ沟槽。所述γ沟槽未利用含K蚀刻剂形成，不仅避免程序工具的K+离子污染，也避免因处理含碱装置所造成的健康问题。
-
-
公开(公告)号：CN107068855B
公开(公告)日：2019-08-09
申请号：CN201610951918.3
申请日：2016-11-02
申请人： 新加坡商格罗方德半导体私人有限公司
CPC分类号： H01L43/02 , H01L27/228 , H01L43/08 , H01L43/10 , H01L43/12
摘要： 本发明揭示用于磁阻存储器的间隔层，其具有高TMR的底部钉扎垂直磁隧道结(pMTJ)，可耐受高温后端工艺制程。该pMTJ包含在该pMTJ的固定磁层的SAF层和参考层之间的复合间隔层。该复合间隔层包含第一非磁(NM)间隔层，设于该第一NM间隔层上方的磁(M)间隔层，及设于该M层上方的第二NM间隔层。该M层为磁连续非晶层，其提供对于参考层的良好模板。
-
公开(公告)号：CN110098217A
公开(公告)日：2019-08-06
申请号：CN201811268076.7
申请日：2018-10-29
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/22
摘要： 本发明提供具有磁性随机存取存储器(MRAM)装置的集成电路及其制造方法。在一例示实施例中，一种用于制造MRAM位单元的方法，包含：决定第一位单元与第二位单元之间的所需单元间间隔；以及对半导体衬底进行双重图案化而形成半导体鳍结构，其中，以群组的方式形成该半导体鳍结构，该群组具有已分组的半导体鳍结构之间的群组内间距以及不同于该群组内间距的相邻群组的半导体鳍结构之间的单元间间隔。该方法还包含：在该第一位单元中的该半导体鳍结构上方形成第一MRAM存储器结构；以及在该第二位单元中的该半导体鳍结构上方形成第二MRAM存储器结构。此外，该方法包含：在该第一MRAM存储器结构与该第二MRAM存储器结构之间形成该第一位单元的第一源极线。
-
公开(公告)号：CN108447867A
公开(公告)日：2018-08-24
申请号：CN201810014566.8
申请日：2018-01-08
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L27/11529 , H01L27/11531
CPC分类号： H01L27/11521 , G11C16/0408 , G11C16/0483 , G11C16/0491 , H01L21/823418 , H01L21/823443 , H01L27/11504 , H01L27/11507 , H01L27/11519 , H01L27/1156 , H01L27/11563 , H01L27/11568
摘要： 本发明涉及非易失性存储装置的交接点布局，揭露一种装置及形成该装置的方法。该方法包括提供制备有存储单元区域的衬底以及形成存储单元对于该单元区域中。该存储单元对包括第一分离栅极存储单元以及第二分离栅极存储单元。各存储单元包括作为存取栅极的第一栅极，相邻于该第一栅极的第二栅极，该第二栅极作为存储栅极，第一S/D区域邻接该第一栅极以及第二S/D区域邻接该第二栅极。该方法还包括形成硅化物接触件于拾取点区域中的栅极导电体以及第一S/D区域以及暴露的掩埋共同的源线上的衬底上，以增加至一延伸位移距离DE的字元线以及源线区域中的位移距离，而避免该第一偏移存取栅极导电体以及存储单元对的行的相邻存取栅极导电体之间的短路。
-
-
-
-
-
-
-
-
-
搜索结果
175 条记录 (耗时 0.055 秒)
