公开(公告)号：CN102576677B

公开(公告)日：2015-07-22

申请号：CN201080043261.1

申请日：2010-09-01

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  坂田淳一郎 ,  宫永昭治 ,  坂仓真之 ,  肥塚纯一 ,  丸山哲纪 ,  井本裕己

IPC: H01L21/336 ,  C23C14/08 ,  H01L21/205 ,  H01L21/28 ,  H01L21/363 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/02565 ,  H01L27/1225 ,  H01L29/7869

Abstract: 目的在于提供薄膜晶体管、以及用于制造具有受控阈值电压、高操作速度、相对容易的制造工艺、以及足够的可靠性的包括氧化物半导体的薄膜晶体管的方法。可消除对氧化物半导体层中的载流子浓度产生影响的杂质，诸如氢原子、或包含氢原子的化合物(诸如H2O)。可形成与氧化物半导体层接触的包含大量缺陷(诸如悬空键)的氧化物绝缘层，以使杂质扩散到氧化物绝缘层中，并且氧化物半导体层中的杂质浓度降低。可在通过使用低温泵排空、由此杂质浓度降低的沉积室中形成氧化物半导体层或与该氧化物半导体层接触的氧化物绝缘层。

公开(公告)号：CN104395991A

公开(公告)日：2015-03-04

申请号：CN201380034241.1

申请日：2013-06-20

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  佐佐木俊成 ,  羽持贵士 ,  宫本敏行 ,  野村昌史 ,  肥塚纯一 ,  冈崎健一

IPC: H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L27/146 ,  H01L29/786 ,  H01L51/50 ,  H05B33/14

CPC classification number: H01L29/7869

Abstract: 本发明提供一种包含氧化物半导体的电特性变化得到抑制或者可靠性得到提高的半导体装置。在包括形成沟道形成区的氧化物半导体膜的半导体装置中，在上述氧化物半导体膜上设置有抑制水渗入且至少含有氮的绝缘膜以及抑制从该绝缘膜释放出的氮渗入的绝缘膜。作为渗入氧化物半导体膜的水，可以举出包含在空气中的水、设置在抑制水渗入的绝缘膜上的膜中的水等。另外，作为抑制水渗入的绝缘膜，可以使用氮化物绝缘膜，并且通过加热从该氮化物绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3。

公开(公告)号：CN104380444A

公开(公告)日：2015-02-25

申请号：CN201380034567.4

申请日：2013-06-18

Applicant: 株式会社半导体能源研究所

Inventor： 佐佐木俊成 ,  羽持贵士 ,  宫本敏行 ,  野村昌史 ,  肥塚纯一 ,  冈崎健一

IPC: H01L21/336 ,  G02F1/1368 ,  H01L29/786 ,  H01L51/50 ,  H05B33/22

Abstract: 在具有氧化物半导体膜的晶体管中，抑制氢及氮移动到氧化物半导体膜。此外，在使用具有氧化物半导体的晶体管的半导体装置中，抑制电特性的变动且提高可靠性。包括具有氧化物半导体膜的晶体管及设置在该晶体管上的氮化绝缘膜，并且通过热脱附谱分析法从该氮化绝缘膜释放出的氢分子量小于5×1021分子/cm3，优选小于或等于3×1021分子/cm3，更优选小于或等于1×1021分子/cm3，并且通过热脱附谱分析法从该氮化绝缘膜释放出的氨分子量小于1×1022分子/cm3，优选小于或等于5×1021分子/cm3，更优选小于或等于1×1021分子/cm3。

公开(公告)号：CN103779423A

公开(公告)日：2014-05-07

申请号：CN201310511688.5

申请日：2013-10-24

Applicant: 株式会社半导体能源研究所

Inventor： 肥塚纯一 ,  岛行德 ,  德永肇 ,  佐佐木俊成 ,  村山佳右 ,  松林大介

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336

CPC classification number: H01L29/66969 ,  H01L21/022 ,  H01L21/02263 ,  H01L27/1225 ,  H01L29/513 ,  H01L29/78609 ,  H01L29/7869

Abstract: 减少包括氧化物半导体膜的半导体装置的氧化物半导体膜中的缺陷。另外，提高包括氧化物半导体膜的半导体装置的电特性。另外，提高包括氧化物半导体膜的半导体装置的可靠性。在本发明的半导体装置中，该半导体装置包括晶体管、覆盖该晶体管的第一氧化物绝缘膜以及该第一氧化物绝缘膜上的第二氧化物绝缘膜，上述晶体管包括形成在衬底上的栅电极、覆盖栅电极的栅极绝缘膜、隔着栅极绝缘膜与栅电极重叠的多层膜、以及与多层膜相接的一对电极，多层膜包括氧化物半导体膜、以及含有In或Ga的氧化物膜，第一氧化物绝缘膜为使氧透过的氧化物绝缘膜，第二氧化物绝缘膜为包含超过化学计量组成的氧的氧化物绝缘膜。

公开(公告)号：CN101728000B

公开(公告)日：2014-05-07

申请号：CN200910211814.9

申请日：2009-10-30

Applicant: 株式会社半导体能源研究所

Inventor： 坂田淳一郎 ,  丸山哲纪 ,  井本裕己 ,  浅野裕治 ,  肥塚纯一

IPC: H01B1/00 ,  H01B1/06 ,  H01B13/00 ,  H01B5/14 ,  H01L29/786 ,  H01L29/24 ,  C03C17/22 ,  C04B41/85 ,  C01B21/20

CPC classification number: C23C14/5846 ,  C04B35/58 ,  C04B2235/3284 ,  C04B2235/3286 ,  C23C14/0057 ,  C23C14/0676 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/7869

Abstract: 本发明涉及导电氧氮化物及导电氧氮化物膜的制造方法。提供了一种导电氧氮化物，包括：包含铟、镓和锌的氧氮化物；以及氢原子。由透明导电氧化物构成的电极因半导体装置的制造工序中的加热处理而容易晶化。使用其表面凹凸因晶化而变得明显的电极的薄膜元件容易发生短路，其结果是，元件的可靠性降低。本发明的一个方式的目的在于提供一种即使进行加热处理也不会晶化的透光导电氧氮化物及其制造方法。本发明人等发现掺杂了氢原子的包含铟、镓和锌的氧氮化物为即使进行350℃的加热处理也不会晶化的透光导电膜，据此解决了上述问题。

公开(公告)号：CN103187262A

公开(公告)日：2013-07-03

申请号：CN201210577095.4

申请日：2012-12-27

Applicant: 株式会社半导体能源研究所

Inventor： 肥塚纯一 ,  冈崎健一 ,  保坂泰靖 ,  池山辉正 ,  山崎舜平

IPC: H01L21/28

CPC classification number: H01L21/02365 ,  G02F1/1368 ,  H01L21/0214 ,  H01L21/022 ,  H01L21/02274 ,  H01L21/02318 ,  H01L21/02337 ,  H01L21/02422 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L29/4908 ,  H01L29/66477 ,  H01L29/7869

Abstract: 本发明的课题之一是对使用氧化物半导体膜的晶体管赋予稳定的电特性，来制造一种可靠性高的半导体装置。在包括设置在具有绝缘表面的衬底上的底栅结构的反交错型晶体管的半导体装置中，在栅电极层与氧化物半导体膜之间至少设置第一栅极绝缘膜和第二栅极绝缘膜，进行450℃以上，优选为650℃以上的加热处理，然后形成氧化物半导体膜。通过在形成氧化物半导体膜之前进行450℃以上，优选为650℃以上的加热处理，可以抑制成为导致晶体管的电特性的降低或变动的主要原因的氢元素扩散到氧化物半导体膜中，所以可以对晶体管赋予稳定的电特性。

公开(公告)号：CN102779854A

公开(公告)日：2012-11-14

申请号：CN201210138067.2

申请日：2012-05-04

Applicant: 株式会社半导体能源研究所

Inventor： 肥塚纯一 ,  山出直人 ,  吉冈杏子 ,  佐藤裕平 ,  寺岛真理

IPC: H01L29/786 ,  H01L29/04 ,  H01L21/77

CPC classification number: H01L29/66969 ,  H01L21/02667 ,  H01L29/78606 ,  H01L29/78693

Abstract: 本发明提供对使用氧化物半导体的半导体装置赋予稳定的电特性并且可靠性高的半导体装置。本发明的一个方式提供一种半导体装置，其包括：具有包含超过化学计量组成比的氧的区域的非晶氧化物半导体层，以及设置在该非晶氧化物半导体层上的氧化铝膜。该非晶氧化物半导体层通过如下步骤形成：对进行了脱水或脱氢处理的结晶或非晶氧化物半导体层进行氧注入处理，然后在设置有氧化铝膜的状态下进行450℃以下的热处理。

公开(公告)号：CN101202300B

公开(公告)日：2010-06-23

申请号：CN200810003150.2

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L27/32

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明涉及半导体器件及其制造方法。本发明特征在于，在通过使用催化元素经过阻挡层获得的结晶半导体膜上，形成含稀有气体元素的半导体膜，并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且，在第一n-沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n-沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p-沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。

公开(公告)号：CN101728000A

公开(公告)日：2010-06-09

申请号：CN200910211814.9

申请日：2009-10-30

Applicant: 株式会社半导体能源研究所

Inventor： 坂田淳一郎 ,  丸山哲纪 ,  井本裕己 ,  浅野裕治 ,  肥塚纯一

IPC: H01B1/00 ,  H01B1/06 ,  H01B13/00 ,  H01B5/14 ,  H01L29/786 ,  H01L29/24 ,  C03C17/22 ,  C04B41/85 ,  C01B21/20

CPC classification number: C23C14/5846 ,  C04B35/58 ,  C04B2235/3284 ,  C04B2235/3286 ,  C23C14/0057 ,  C23C14/0676 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/7869

Abstract: 本发明涉及导电氧氮化物及导电氧氮化物膜的制造方法。提供了一种导电氧氮化物，包括：包含铟、镓和锌的氧氮化物；以及氢原子。由透明导电氧化物构成的电极因半导体装置的制造工序中的加热处理而容易晶化。使用其表面凹凸因晶化而变得明显的电极的薄膜元件容易发生短路，其结果是，元件的可靠性降低。本发明的一个方式的目的在于提供一种即使进行加热处理也不会晶化的透光导电氧氮化物及其制造方法。本发明人等发现掺杂了氢原子的包含铟、镓和锌的氧氮化物为即使进行350℃的加热处理也不会晶化的透光导电膜，据此解决了上述问题。

公开(公告)号：CN1366341A

公开(公告)日：2002-08-28

申请号：CN02105264.6

申请日：2002-01-19

Applicant: 株式会社半导体能源研究所

Inventor： 浜田崇 ,  村上智史 ,  山崎舜平 ,  中村理 ,  梶尾诚之 ,  肥塚纯一 ,  高山彻

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/00

CPC classification number: H01L21/02672 ,  G02F1/13454 ,  H01L21/2022 ,  H01L21/3226 ,  H01L27/12 ,  H01L27/1248 ,  H01L27/1277 ,  H01L27/1288 ,  H01L27/3246 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L51/5253 ,  H01L51/56

Abstract: 本发明特征在于,在通过使用催化元素经过阻挡层获得的结晶半导体膜上,形成含稀有气体元素的半导体膜,并通过热处理将催化元素从结晶半导体膜迁移到含稀有气体元素的半导体膜。而且,在第一n－沟道TFT的半导体层中在栅极外形成的第一杂质区域和第二杂质区域。在第二n－沟道TFT的半导体层中形成的第三杂质区域设置成与栅极部分重叠。第三杂质区域设在栅极外。在p－沟道TFT的半导体层中形成的第四杂质区域设置成与栅极部分重叠。第五杂质区域设在栅极外。