公开(公告)号：CN104569794B

公开(公告)日：2017-08-25

申请号：CN201410854125.0

申请日：2014-12-31

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 文治平 ,  李学武 ,  陈雷 ,  郑咸剑 ,  张帆 ,  冯长磊 ,  陈勋

IPC分类号： G01R31/3185

摘要： 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法，该测试仪包括上位机和下位机两部分，其中上位机包括上位机软件、接口驱动程序、测试向量集，下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作，确定待测FPGA型号、JTAG链路结构，上位机根据型号选取相应的测试向量，并通过下位机JTAG接口配置待测FPGA，配置成功后，再通过FPGA的边界扫描链施加测试激励以及回传测试响应，由上位机判断回传的测试响应是否与测试向量中的正确结果一致，从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。

公开(公告)号：CN106528359A

公开(公告)日：2017-03-22

申请号：CN201611073972.9

申请日：2016-11-29

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 苏天红 ,  文治平 ,  陈雷 ,  彭和平 ,  于立新 ,  庄伟

IPC分类号： G06F11/22 ,  G11C11/413

CPC分类号： G06F11/2273 ,  G11C11/413

摘要： 本发明公开了一种外部存储器校验位的可观测性方法，包括：从外部存储器中获取待观测存储对象对应的第一校验位；其中，所述待观测存储对象位于所述外部存储器的观测有效区域；将所述第一校验位保存在本地；调用观测程序，读取保存在本地的第一校验位，将所述第一校验位作为可观测校验位输出；其中，所述观测程序位于所述外部存储器内、所述观测有效区域之外。通过本发明避免了观测程序本身携带的校验位对待观测存储对象对应的第一校验位的覆盖，实现了对校验位的实时观测，降低了成本。

公开(公告)号：CN103840822B

公开(公告)日：2017-01-04

申请号：CN201410051615.7

申请日：2014-02-14

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 张帆 ,  陈雷 ,  赵元富 ,  文治平 ,  李学武 ,  张彦龙 ,  孙华波 ,  王硕 ,  尚祖宾 ,  冯长磊 ,  王岚施 ,  林彦君 ,  郑咸建

IPC分类号： H03K19/177

摘要： 本发明涉及基于SELECTMAP的宇航FPGA通用刷新电路的实现方法，其中通用刷新电路设计有6个输入管脚、6个输出管脚，8个双向管脚，分别与PROM与FPGA的管脚连接，通过SELECTMAP对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过SELECTMAP将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。

公开(公告)号：CN105958995A

公开(公告)日：2016-09-21

申请号：CN201610267195.5

申请日：2016-04-27

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 陈雷 ,  张彦龙 ,  李学武 ,  文治平 ,  赵元富 ,  刘增荣 ,  孙雷 ,  王硕 ,  张健 ,  倪劼

IPC分类号： H03K19/177

CPC分类号： H03K19/17776

摘要： 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。

公开(公告)号：CN105656439A

公开(公告)日：2016-06-08

申请号：CN201511023398.1

申请日：2015-12-30

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李雪 ,  赵元富 ,  文治平 ,  王宗民 ,  周亮 ,  冯文晓 ,  张硕

IPC分类号： H03F3/45

CPC分类号： H03F3/4539 ,  H03F2203/45092

摘要： 一种可降低运算放大器功耗的开关电容偏置电路，包括P型电流源管偏置单元SCP和N型电流源管偏置单元SCN，该偏置电路利用电容分压，快速传递输入信号；受时钟馈通效应干扰小；可产生不同偏置电压，无需复杂的前端偏置产生电路，节约芯片面积；无直流电流通路，不增加额外功耗。可广泛地适用于任何工作在一定开关频率下的运算放大电路中，帮助运算放大器实现较低的功耗开销和较快速的信号建立。

公开(公告)号：CN105610441A

公开(公告)日：2016-05-25

申请号：CN201510981634.4

申请日：2015-12-23

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 董海 ,  赵元富 ,  文治平 ,  王宗民 ,  孔瀛 ,  侯贺刚 ,  彭新芒 ,  管海涛 ,  王金豪 ,  任艳

IPC分类号： H03M1/06

CPC分类号： H03M1/06 ,  H03M2201/615

摘要： 一种发射型数模转换器直流失调的电流补偿系统，包括偏置电路、电流源粗调电路、电流源细调电路以及电流沉电路；偏置电路提供偏置电压，电流沉电路从发射型数模转换器的电流输出端抽取电流，电流源粗调电路产生32路相同的电流，其总和与电流沉电路抽取的电流值相等，根据粗调控制信号选择前N路电流输出给发射型数模转换器，将第N+1路电流输出给电流源细调电路，电流源细调电路将第N+1路电流分为6路32份，根据细调控制信号选择某一路或某几路电流输出给发射型数模转换器，本发明根据发射型数模转换器的直流失调灵活地提供补偿电流，同时提高了输出电流的精确度，且精度可控。

公开(公告)号：CN109639250A

公开(公告)日：2019-04-16

申请号：CN201811302371.X

申请日：2018-11-02

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 张乃康 ,  侯训平 ,  张超轩 ,  苗佳 ,  段冲 ,  魏慧婷 ,  张佃伟 ,  文武 ,  毕波 ,  文治平

IPC分类号： H03G3/30

CPC分类号： H03G3/3042

摘要： 本发明公开了一种数字自动增益控制方法及系统，其中，该方法的步骤为：首先，将接收机中模数转换器的数字输出信号进行采样和取平均，得到当前接收机数字输出信号的平均值。第二，将该值送入多个比较器，与多个参考值进行比较，每个比较器输出的0或1即为该位比较结果，所有比较器总的比较结果组成一个向量。第三，将该向量作为地址送入增益查找表中，查找表输出增益迭代所需调整的步进。第四，当前增益控制字与查找表输出的步进叠加，得到新的增益控制字，从而实现对可变增益模块的自动增益控制。本发明在保证系统收敛时间相对稳定的前提下节约电路功耗和面积。

公开(公告)号：CN105656439B

公开(公告)日：2018-09-14

申请号：CN201511023398.1

申请日：2015-12-30

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李雪 ,  赵元富 ,  文治平 ,  王宗民 ,  周亮 ,  冯文晓 ,  张硕

IPC分类号： H03F3/45

摘要： 一种可降低运算放大器功耗的开关电容偏置电路，包括P型电流源管偏置单元SCP和N型电流源管偏置单元SCN，该偏置电路利用电容分压，快速传递输入信号；受时钟馈通效应干扰小；可产生不同偏置电压，无需复杂的前端偏置产生电路，节约芯片面积；无直流电流通路，不增加额外功耗。可广泛地适用于任何工作在一定开关频率下的运算放大电路中，帮助运算放大器实现较低的功耗开销和较快速的信号建立。

公开(公告)号：CN105761746B

公开(公告)日：2018-09-11

申请号：CN201610080515.6

申请日：2016-02-04

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李学武 ,  张彦龙 ,  方新嘉 ,  陈雷 ,  张进成 ,  赵元富 ,  文治平 ,  林彦君

IPC分类号： G11C11/413

摘要： 本发明提出了一种单粒子加固FPGA分布式RAM的写入时序匹配电路，包包括与门、单粒子加固触发器、镜像单粒子加固静态随机访问存储器、n级延时链、n选1多路选择器、n位配置单元、反相器、传输门、单粒子瞬态滤波器、二选一选择器、查找表单粒子加固静态随机访问存储器及其配置单元。FPGA的WR和EN信号依次通过与门、单粒子加固触发器，得到选通信号，选通信号通过镜像单粒子加固静态随机访问存储器、n级延时链和n选1多路选择器组成的反馈回路。该电路可以自动测量分布式随机访问存储器所需的写入时间，并允许用户开启或关闭FPGA中单粒子瞬态滤波器时，通过编程n位配置单元的值调整数据写入分布式RAM的宽度，实现SRAM型FPGA单粒子设计加固后的时序匹配。

公开(公告)号：CN108023587A

公开(公告)日：2018-05-11

申请号：CN201711083475.1

申请日：2017-11-07

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 陈雷 ,  郭琨 ,  文治平 ,  倪劼 ,  孙华波 ,  王文锋 ,  孙健爽 ,  钱涛涛 ,  刘亚泽

IPC分类号： H03K19/20

摘要： 一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法，摒弃传统的时钟控制电路，采用时序和LAT结构实现对行、列、数据信号的锁存和译码，并实现将使能信号与时钟信号同步，产生移位交叠时钟，控制数据的移位；在此基础上采用加固SRAM和加固RS触发器设计实现用户寄存器的抗单粒子加固功能，提高了时钟控制电路的抗单例子翻转的能力。本发明单粒子加固时钟控制电路电路中单粒子加固指标比传统寄存器提高3个数量级，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。