-
公开(公告)号:CN106202604B
公开(公告)日:2019-08-09
申请号:CN201610338070.7
申请日:2016-05-20
申请人: 阿尔特拉公司
发明人: P·肖
IPC分类号: G06F17/50
CPC分类号: H03K19/17756 , H03K19/0008 , H03K19/17728 , H03K19/17744 , H03K19/1776 , H03K19/17776
摘要: 本申请公开一种用于配置和重新配置配置移位寄存器(CSR)部分重新配置区域的集成电路。该集成电路包括被划分成一组CSR部分重新配置区域的CSR链。多路复用器电路被添加到每个PR区域的端部以允许PR区域被绕开或者连接到下一个PR区域。每个PR区域被连接到促进相应PR区域的CSR配置的PR电路。PR电路包括区域启动电路和区域控制电路。区域启动电路启动CSR PR区域的配置。区域控制电路生成局部重新配置控制信号以控制启动的CSR PR区域的配置操作。
-
公开(公告)号:CN106371347A
公开(公告)日:2017-02-01
申请号:CN201510888442.9
申请日:2015-12-07
申请人: 新唐科技股份有限公司
IPC分类号: G05B19/042
CPC分类号: H03K19/17776 , H03K19/0013 , H03K19/1776 , G05B19/042
摘要: 本发明提出一种功能可编程电路及其操作方法。功能可编程电路包括微控制单元以及现场可编程门阵列。现场可编程门阵列耦接于微控制单元,经配置以于第一期间中执行第一功能而与微控制单元相互协同工作,且同时被微控制单元将第二功能编程至现场可编程门阵列中。其中现场可编程门阵列受控于微控制单元所输出功能切换脉冲而结束第一期间并从第一功能切换至第二功能,且于第二期间中执行第二功能而与微控制单元相互协同工作。
-
公开(公告)号:CN102057575A
公开(公告)日:2011-05-11
申请号:CN200980121136.5
申请日:2009-06-03
申请人: 松下电器产业株式会社
发明人: 西田英志
IPC分类号: H03K19/173
CPC分类号: H03K19/17776 , H03K19/17756 , H04N5/14 , H04N5/4401 , H04N21/426 , H04N21/4432
摘要: 本发明提供一种信号处理装置,包含可变更逻辑结构的第1可重构电路和第2可重构电路,利用依次重构的各可重构电路,进行涉及与连接的外部装置之间交换的信号的处理,其中,在基于第1结构信息的第1可重构电路的重构完成了之后、且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻,在连结与所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上,形成插入第1可重构电路的信号传送路径,在第2可重构电路中的所述重构完成了之后的第2时刻,变更所述信号传送路径,以便在连结第1可重构电路与内部接口的路径上,插入第2可重构电路。
-
公开(公告)号:CN108028655A
公开(公告)日:2018-05-11
申请号:CN201680052821.7
申请日:2016-09-09
申请人: 赛灵思公司
IPC分类号: H03K19/177 , H03K19/173
CPC分类号: H03K19/17728 , H03K19/1737 , H03K19/17776
摘要: 在一个示例中,一种用于可编程集成电路(IC)的可配置逻辑元件包括第一查找表(LUT)(302‑0)、第二查找表(302‑1)以及第一和第二级联多路复用器(3220、322‑1),所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑(312‑0)和第一进位逻辑(310‑0);所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑(312‑1);所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表,所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。
-
公开(公告)号:CN106059567A
公开(公告)日:2016-10-26
申请号:CN201610362193.4
申请日:2016-05-27
申请人: 中电海康集团有限公司
IPC分类号: H03K19/177 , G11C11/16
CPC分类号: G11C11/16 , G11C11/1659 , H03K19/1776 , H03K19/17776
摘要: 本发明涉及一种基于STT‑MRAM的现场可编程门阵列,包括:若干个可重配置逻辑模块、可编程输入输出单元、嵌入式存储器、单元连接线布线;采用STT‑MRAM作为嵌入式存储器的FPGA,利用STT‑MRAM的高速读写性能,低功耗性和非易失性,解决传统SRAM型FPGA可靠性差,上电启动较慢的问题,以及解决传统FLASH型FPGA工作频率低,逻辑资源较少的问题。
-
公开(公告)号:CN101976286A
公开(公告)日:2011-02-16
申请号:CN201010522840.6
申请日:2010-10-27
申请人: 中兴通讯股份有限公司
发明人: 马伟伟
IPC分类号: G06F17/50
CPC分类号: H03K19/003 , G06F17/5054 , G06F17/5063 , G06F2217/72 , H03K19/17756 , H03K19/17776
摘要: 本发明公开了一种终端设备及终端设备中模拟电路的实现方法,该终端设备包括控制装置和可编程模拟电路装置,其中,控制装置包括:获取模块,用于获取与目标模拟电路的功能和参数指标对应的配置数据信息,其中,该配置数据信息用于指示可重构模拟单元CAB之间互联开关的通断状态;下载模块,用于将该配置数据信息下载到可编程模拟电路装置;以及重启模块,用于重新启动可编程模拟电路装置;可编程模拟电路装置包括:可重构模拟阵列模块,用于使用该配置数据信息配置CAB的参数和/或连接关系。通过本发明增强了系统的容错能力,提高了系统的资源利用率。
-
公开(公告)号:CN1815628A
公开(公告)日:2006-08-09
申请号:CN200510128761.6
申请日:2005-12-02
申请人: 奥特拉股份有限公司
IPC分类号: G11C16/02 , G11C16/06 , H03K19/173 , H01L21/82
CPC分类号: G06F15/7867 , H03K19/17732 , H03K19/1776 , H03K19/17768 , H03K19/17772 , H03K19/17776
摘要: 提供了用于将易失性和非易失性可编程逻辑组合入一个集成电路(IC)的技术。IC被分成两部分。第一可编程逻辑块由片载非易失性存储器中存储的比特配置。第二可编程逻辑块由非片载存储器中存储的比特配置。IC上IO存储体的功能在IC的两个逻辑块之间被多路复用。在可配置第二块中的可编程逻辑的一小部分时间中第一块中的可编程逻辑被配置且完全功能化。第一块中的可编程逻辑可配置足够块并具有足够的独立性,以帮助第二块的配置。非易失性存储器还可向用户设计提供安全特点,诸如加密。
-
公开(公告)号:CN1783722A
公开(公告)日:2006-06-07
申请号:CN200510123380.9
申请日:2005-11-25
申请人: 松下电器产业株式会社
发明人: 岡本稔
IPC分类号: H03K19/177
CPC分类号: H03K19/17776 , H03K19/1737 , H03K19/1776 , H03K19/17784
摘要: 在第一区域所包括的可编程单元中,配置信息被存储在非永久性存储器中,而在第二区域所包括的可编程单元中,配置信息被存储在永久性存储器中。用于多个进程的共同子进程的配置信息被存储在永久性存储器中。
-
公开(公告)号:CN107667474B
公开(公告)日:2019-05-28
申请号:CN201680028155.3
申请日:2016-05-13
申请人: 超威半导体公司
发明人: 大卫·A·罗伯茨
IPC分类号: H03K19/177 , H03K19/00 , G06F15/78
CPC分类号: H03K19/17728 , G06F15/7892 , H03K19/0008 , H03K19/1776 , H03K19/17776
摘要: 可编程装置包括一个或多个编程区,其各自包括多个可配置逻辑块,其中所述多个可配置逻辑块中的每一个可通过可编程互连结构选择性地连接到任何其他可配置逻辑块。所述可编程装置还包括配置逻辑,其被配置来响应于所述指令流中的指令,独立于任何所述其他编程区,在编程区中的所述可配置逻辑块中的一个或多个中重新配置硬件。
-
公开(公告)号:CN107925410A
公开(公告)日:2018-04-17
申请号:CN201680006963.X
申请日:2016-10-07
申请人: 门塔公司
IPC分类号: H03K19/177
CPC分类号: H03K19/17776 , H03K19/17728 , H03K19/1776
摘要: 用于FPGA的可编程逻辑块包括两个查找表(LUT)(41,44)。这些LUT(41,44)的配置信息由可编程控制器(43)提供,可编程控制器(43)本身纳入了LUT功能。该LUT功能的中间层基于在初始化模式期间进行的设置,提供了一种手段用于在操作模式下编程地控制主LUT(41,44)的行为。某些实施例还包括逻辑电路(35),其与主LUT的可编程行为一起提供了一种手段用于在包括加法器、多路复用器、奇偶校验和扩展LUT以及多路复用器功能中有效率地实现多个共用逻辑功能。还描述了一种用于对包括这样的可编程逻辑块和对应的数据流的FPGA进行编程的方法。
-
-
-
-
-
-
-
-
-