镜面制程
    21.
    发明公开

    公开(公告)号:CN1740088A

    公开(公告)日:2006-03-01

    申请号:CN200510093268.5

    申请日:2005-08-23

    CPC classification number: C23F4/00 B81B2201/04 G02B26/0833

    Abstract: 本发明揭示一种镜面制程,其是使用钨保护层来防止因金属突穿造成镜面结构的桥接,并改善镜面结构的曲率,其步骤包含:在一基底上的第一牺牲层之上,图形化一镜面结构;毯覆性地沉积一钨保护层,以覆盖上述镜面结构的侧壁及上表面;形成第二牺牲层于上述钨保护层上;以及使用含二氟化氙的一蚀刻剂施以一释出的步骤,以同时移除上述第二牺牲层、上述钨保护层、与上述第一牺牲层。

    半导体结构
    22.
    实用新型

    公开(公告)号:CN220189655U

    公开(公告)日:2023-12-15

    申请号:CN202320887060.4

    申请日:2023-04-19

    Abstract: 本揭露阐述一种具有导电板的半导体结构。所述结构包括:栅极结构,设置于衬底的扩散区上;保护层,与扩散区接触且覆盖栅极结构的侧壁与栅极结构的顶表面的一部分;以及第一绝缘层,与栅极结构及保护层接触。所述结构更包括:导电板,与第一绝缘层接触,其中导电板的第一部分在保护层的水平部分之上在侧向上延伸,且其中导电板的第二部分在保护层的覆盖栅极结构的侧壁的侧壁部分之上延伸。所述结构更包括与导电板接触的第二绝缘层。

    集成芯片
    23.
    实用新型

    公开(公告)号:CN222339886U

    公开(公告)日:2025-01-10

    申请号:CN202420254310.5

    申请日:2024-02-01

    Abstract: 本实用新型实施例的一种集成芯片包括位于半导体衬底中且沿衬底的顶表面在侧向上间隔开的第一源极/漏极区与第二源极/漏极区。栅极介电层位于衬底之上且在第一源极/漏极区与第二源极/漏极区之间在侧向上延伸。栅极介电层的沿栅极介电层的第一侧壁的厚度小于栅极介电层的平均厚度。沟渠隔离层沿栅极介电层延伸。沟渠隔离层的第一侧壁沿栅极介电层的第一侧壁延伸。栅极层位于栅极介电层正上方且位于第一源极/漏极区与第二源极/漏极区之间。栅极层的第一侧壁位于栅极介电层正上方且自栅极介电层的第一侧壁在侧向上收进。

    集成芯片
    25.
    实用新型

    公开(公告)号:CN220963350U

    公开(公告)日:2024-05-14

    申请号:CN202322419525.6

    申请日:2023-09-06

    Abstract: 本实用新型实施例的各种实施例涉及集成芯片。集成芯片包括具有一个或多个内部表面的衬底,一个或多个内部表面在衬底的上表面内形成凹陷。源极/漏极区设置在衬底中,在凹陷的相对侧上。第一栅极介电质沿一个或多个内部表面形成的凹陷配置,第二栅极介电质配置在第一栅极介电质之上和凹陷之内。栅极设置在第二栅极介电质上。第二栅极介电质包括一个或多个从第二栅极介电质的凹陷上表面向外延伸并沿第二栅极介电质的相对侧配置的凸起。

Patent Agency Ranking